rk3568 rt init

hc

2023-11-06 e3e12f52b214121840b44c91de5b3e5af5d3eb84

 kernel/sound/soc/rockchip/rockchip_spdif.h
..
..
@@ -20,6 +20,18 @@
20
20
 #define SPDIF_CFGR_CLK_DIV_MASK		(0xff << SPDIF_CFGR_CLK_DIV_SHIFT)
21
21
 #define SPDIF_CFGR_CLK_DIV(x)		(x << SPDIF_CFGR_CLK_DIV_SHIFT)
22
22
 
23
+#define SPDIF_CFGR_CLR_MASK		BIT(7)
24
+#define SPDIF_CFGR_CLR_EN		BIT(7)
25
+#define SPDIF_CFGR_CLR_DIS		0
26
+
27
+#define SPDIF_CFGR_CSE_MASK		BIT(6)
28
+#define SPDIF_CFGR_CSE_EN		BIT(6)
29
+#define SPDIF_CFGR_CSE_DIS		0
30
+
31
+#define SPDIF_CFGR_ADJ_MASK		BIT(3)
32
+#define SPDIF_CFGR_ADJ_LEFT_J		BIT(3)
33
+#define SPDIF_CFGR_ADJ_RIGHT_J		0
34
+
23
35
 #define SPDIF_CFGR_HALFWORD_SHIFT	2
24
36
 #define SPDIF_CFGR_HALFWORD_DISABLE	(0 << SPDIF_CFGR_HALFWORD_SHIFT)
25
37
 #define SPDIF_CFGR_HALFWORD_ENABLE	(1 << SPDIF_CFGR_HALFWORD_SHIFT)
..
..
@@ -59,5 +71,9 @@
59
71
 #define SPDIF_INTSR	(0x0010)
60
72
 #define SPDIF_XFER	(0x0018)
61
73
 #define SPDIF_SMPDR	(0x0020)
74
+#define SPDIF_VLDFRn(x)	(0x0060 + (x) * 4)
75
+#define SPDIF_USRDRn(x)	(0x0090 + (x) * 4)
76
+#define SPDIF_CHNSRn(x)	(0x00c0 + (x) * 4)
77
+#define SPDIF_VERSION	(0x01c0)
62
78
 
63
79
 #endif /* _ROCKCHIP_SPDIF_H */