.. | .. |
---|
1 | | -# |
---|
2 | | -# Makefile for Meson specific clk |
---|
3 | | -# |
---|
| 1 | +# SPDX-License-Identifier: GPL-2.0-only |
---|
| 2 | +# Amlogic clock drivers |
---|
4 | 3 | |
---|
5 | | -obj-$(CONFIG_COMMON_CLK_AMLOGIC) += clk-pll.o clk-mpll.o clk-phase.o |
---|
6 | | -obj-$(CONFIG_COMMON_CLK_AMLOGIC_AUDIO) += clk-triphase.o sclk-div.o |
---|
7 | | -obj-$(CONFIG_COMMON_CLK_MESON_AO) += meson-aoclk.o |
---|
8 | | -obj-$(CONFIG_COMMON_CLK_MESON8B) += meson8b.o |
---|
9 | | -obj-$(CONFIG_COMMON_CLK_GXBB) += gxbb.o gxbb-aoclk.o gxbb-aoclk-32k.o |
---|
10 | | -obj-$(CONFIG_COMMON_CLK_AXG) += axg.o axg-aoclk.o |
---|
11 | | -obj-$(CONFIG_COMMON_CLK_AXG_AUDIO) += axg-audio.o |
---|
12 | | -obj-$(CONFIG_COMMON_CLK_REGMAP_MESON) += clk-regmap.o |
---|
| 4 | +obj-$(CONFIG_COMMON_CLK_MESON_AO_CLKC) += meson-aoclk.o |
---|
| 5 | +obj-$(CONFIG_COMMON_CLK_MESON_CPU_DYNDIV) += clk-cpu-dyndiv.o |
---|
| 6 | +obj-$(CONFIG_COMMON_CLK_MESON_DUALDIV) += clk-dualdiv.o |
---|
| 7 | +obj-$(CONFIG_COMMON_CLK_MESON_EE_CLKC) += meson-eeclk.o |
---|
| 8 | +obj-$(CONFIG_COMMON_CLK_MESON_MPLL) += clk-mpll.o |
---|
| 9 | +obj-$(CONFIG_COMMON_CLK_MESON_PHASE) += clk-phase.o |
---|
| 10 | +obj-$(CONFIG_COMMON_CLK_MESON_PLL) += clk-pll.o |
---|
| 11 | +obj-$(CONFIG_COMMON_CLK_MESON_REGMAP) += clk-regmap.o |
---|
| 12 | +obj-$(CONFIG_COMMON_CLK_MESON_SCLK_DIV) += sclk-div.o |
---|
| 13 | +obj-$(CONFIG_COMMON_CLK_MESON_VID_PLL_DIV) += vid-pll-div.o |
---|
| 14 | + |
---|
| 15 | +# Amlogic Clock controllers |
---|
| 16 | + |
---|
| 17 | +obj-$(CONFIG_COMMON_CLK_AXG) += axg.o axg-aoclk.o |
---|
| 18 | +obj-$(CONFIG_COMMON_CLK_AXG_AUDIO) += axg-audio.o |
---|
| 19 | +obj-$(CONFIG_COMMON_CLK_GXBB) += gxbb.o gxbb-aoclk.o |
---|
| 20 | +obj-$(CONFIG_COMMON_CLK_G12A) += g12a.o g12a-aoclk.o |
---|
| 21 | +obj-$(CONFIG_COMMON_CLK_MESON8B) += meson8b.o meson8-ddr.o |
---|