add wifi6 8852be driver

hc

2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da

 kernel/drivers/char/tlclk.c
..
..
@@ -506,28 +506,28 @@
506
506
 
507
507
 	val = (unsigned char)tmp;
508
508
 	spin_lock_irqsave(&event_lock, flags);
509
-		if ((val == CLK_8kHz) || (val == CLK_16_384MHz)) {
510
-			SET_PORT_BITS(TLCLK_REG3, 0xc7, 0x28);
511
-			SET_PORT_BITS(TLCLK_REG1, 0xfb, ~val);
512
-		} else if (val >= CLK_8_592MHz) {
513
-			SET_PORT_BITS(TLCLK_REG3, 0xc7, 0x38);
514
-			switch (val) {
515
-			case CLK_8_592MHz:
516
-				SET_PORT_BITS(TLCLK_REG0, 0xfc, 2);
517
-				break;
518
-			case CLK_11_184MHz:
519
-				SET_PORT_BITS(TLCLK_REG0, 0xfc, 0);
520
-				break;
521
-			case CLK_34_368MHz:
522
-				SET_PORT_BITS(TLCLK_REG0, 0xfc, 3);
523
-				break;
524
-			case CLK_44_736MHz:
525
-				SET_PORT_BITS(TLCLK_REG0, 0xfc, 1);
526
-				break;
527
-			}
528
-		} else
529
-			SET_PORT_BITS(TLCLK_REG3, 0xc7, val << 3);
530
-
509
+	if ((val == CLK_8kHz) || (val == CLK_16_384MHz)) {
510
+		SET_PORT_BITS(TLCLK_REG3, 0xc7, 0x28);
511
+		SET_PORT_BITS(TLCLK_REG1, 0xfb, ~val);
512
+	} else if (val >= CLK_8_592MHz) {
513
+		SET_PORT_BITS(TLCLK_REG3, 0xc7, 0x38);
514
+		switch (val) {
515
+		case CLK_8_592MHz:
516
+			SET_PORT_BITS(TLCLK_REG0, 0xfc, 2);
517
+			break;
518
+		case CLK_11_184MHz:
519
+			SET_PORT_BITS(TLCLK_REG0, 0xfc, 0);
520
+			break;
521
+		case CLK_34_368MHz:
522
+			SET_PORT_BITS(TLCLK_REG0, 0xfc, 3);
523
+			break;
524
+		case CLK_44_736MHz:
525
+			SET_PORT_BITS(TLCLK_REG0, 0xfc, 1);
526
+			break;
527
+		}
528
+	} else {
529
+		SET_PORT_BITS(TLCLK_REG3, 0xc7, val << 3);
530
+	}
531
531
 	spin_unlock_irqrestore(&event_lock, flags);
532
532
 
533
533
 	return strnlen(buf, count);
..
..
@@ -548,27 +548,28 @@
548
548
 
549
549
 	val = (unsigned char)tmp;
550
550
 	spin_lock_irqsave(&event_lock, flags);
551
-		if ((val == CLK_8kHz) || (val == CLK_16_384MHz)) {
552
-			SET_PORT_BITS(TLCLK_REG3, 0xf8, 0x5);
553
-			SET_PORT_BITS(TLCLK_REG1, 0xfb, ~val);
554
-		} else if (val >= CLK_8_592MHz) {
555
-			SET_PORT_BITS(TLCLK_REG3, 0xf8, 0x7);
556
-			switch (val) {
557
-			case CLK_8_592MHz:
558
-				SET_PORT_BITS(TLCLK_REG0, 0xfc, 2);
559
-				break;
560
-			case CLK_11_184MHz:
561
-				SET_PORT_BITS(TLCLK_REG0, 0xfc, 0);
562
-				break;
563
-			case CLK_34_368MHz:
564
-				SET_PORT_BITS(TLCLK_REG0, 0xfc, 3);
565
-				break;
566
-			case CLK_44_736MHz:
567
-				SET_PORT_BITS(TLCLK_REG0, 0xfc, 1);
568
-				break;
569
-			}
570
-		} else
571
-			SET_PORT_BITS(TLCLK_REG3, 0xf8, val);
551
+	if ((val == CLK_8kHz) || (val == CLK_16_384MHz)) {
552
+		SET_PORT_BITS(TLCLK_REG3, 0xf8, 0x5);
553
+		SET_PORT_BITS(TLCLK_REG1, 0xfb, ~val);
554
+	} else if (val >= CLK_8_592MHz) {
555
+		SET_PORT_BITS(TLCLK_REG3, 0xf8, 0x7);
556
+		switch (val) {
557
+		case CLK_8_592MHz:
558
+			SET_PORT_BITS(TLCLK_REG0, 0xfc, 2);
559
+			break;
560
+		case CLK_11_184MHz:
561
+			SET_PORT_BITS(TLCLK_REG0, 0xfc, 0);
562
+			break;
563
+		case CLK_34_368MHz:
564
+			SET_PORT_BITS(TLCLK_REG0, 0xfc, 3);
565
+			break;
566
+		case CLK_44_736MHz:
567
+			SET_PORT_BITS(TLCLK_REG0, 0xfc, 1);
568
+			break;
569
+		}
570
+	} else {
571
+		SET_PORT_BITS(TLCLK_REG3, 0xf8, val);
572
+	}
572
573
 	spin_unlock_irqrestore(&event_lock, flags);
573
574
 
574
575
 	return strnlen(buf, count);