.. | .. |
---|
253 | 253 | && gpio <= 31) { |
---|
254 | 254 | gpio_bit.u64 = cvmx_read_csr(CVMX_GPIO_BIT_CFGX(gpio)); |
---|
255 | 255 | gpio_bit.s.tx_oe = 1; |
---|
256 | | - gpio_bit.cn73xx.output_sel = (index == 0 ? 0x14 : 0x15); |
---|
| 256 | + gpio_bit.s.output_sel = (index == 0 ? 0x14 : 0x15); |
---|
257 | 257 | cvmx_write_csr(CVMX_GPIO_BIT_CFGX(gpio), gpio_bit.u64); |
---|
258 | 258 | } else if (gpio <= 15) { |
---|
259 | 259 | gpio_bit.u64 = cvmx_read_csr(CVMX_GPIO_BIT_CFGX(gpio)); |
---|
260 | 260 | gpio_bit.s.tx_oe = 1; |
---|
261 | | - gpio_bit.cn70xx.output_sel = (index == 0 ? 0x14 : 0x19); |
---|
| 261 | + gpio_bit.s.output_sel = (index == 0 ? 0x14 : 0x19); |
---|
262 | 262 | cvmx_write_csr(CVMX_GPIO_BIT_CFGX(gpio), gpio_bit.u64); |
---|
263 | 263 | } else { |
---|
264 | 264 | gpio_bit.u64 = cvmx_read_csr(CVMX_GPIO_XBIT_CFGX(gpio)); |
---|
265 | 265 | gpio_bit.s.tx_oe = 1; |
---|
266 | | - gpio_bit.cn70xx.output_sel = (index == 0 ? 0x14 : 0x19); |
---|
| 266 | + gpio_bit.s.output_sel = (index == 0 ? 0x14 : 0x19); |
---|
267 | 267 | cvmx_write_csr(CVMX_GPIO_XBIT_CFGX(gpio), gpio_bit.u64); |
---|
268 | 268 | } |
---|
269 | 269 | |
---|
.. | .. |
---|
398 | 398 | default: |
---|
399 | 399 | dev_err(dev, "Invalid ref_clk %u, using 100000000 instead\n", |
---|
400 | 400 | clock_rate); |
---|
| 401 | + fallthrough; |
---|
401 | 402 | case 100000000: |
---|
402 | 403 | mpll_mul = 0x19; |
---|
403 | 404 | if (ref_clk_sel < 2) |
---|