.. | .. |
---|
119 | 119 | { |
---|
120 | 120 | return (VGA_RD08(par->PVIO, VGA_MIS_R)); |
---|
121 | 121 | } |
---|
122 | | -#if 0 |
---|
123 | | -void NVEnablePalette(struct nvidia_par *par) |
---|
124 | | -{ |
---|
125 | | - volatile u8 tmp; |
---|
126 | | - |
---|
127 | | - tmp = VGA_RD08(par->PCIO, par->IOBase + 0x0a); |
---|
128 | | - VGA_WR08(par->PCIO, VGA_ATT_IW, 0x00); |
---|
129 | | - par->paletteEnabled = 1; |
---|
130 | | -} |
---|
131 | | -void NVDisablePalette(struct nvidia_par *par) |
---|
132 | | -{ |
---|
133 | | - volatile u8 tmp; |
---|
134 | | - |
---|
135 | | - tmp = VGA_RD08(par->PCIO, par->IOBase + 0x0a); |
---|
136 | | - VGA_WR08(par->PCIO, VGA_ATT_IW, 0x20); |
---|
137 | | - par->paletteEnabled = 0; |
---|
138 | | -} |
---|
139 | | -#endif /* 0 */ |
---|
140 | 122 | void NVWriteDacMask(struct nvidia_par *par, u8 value) |
---|
141 | 123 | { |
---|
142 | 124 | VGA_WR08(par->PDIO, VGA_PEL_MSK, value); |
---|
143 | 125 | } |
---|
144 | | -#if 0 |
---|
145 | | -u8 NVReadDacMask(struct nvidia_par *par) |
---|
146 | | -{ |
---|
147 | | - return (VGA_RD08(par->PDIO, VGA_PEL_MSK)); |
---|
148 | | -} |
---|
149 | | -#endif /* 0 */ |
---|
150 | 126 | void NVWriteDacReadAddr(struct nvidia_par *par, u8 value) |
---|
151 | 127 | { |
---|
152 | 128 | VGA_WR08(par->PDIO, VGA_PEL_IR, value); |
---|