.. | .. |
---|
60 | 60 | #define DAVINCI_GPIO_BASE 0x01C67000 |
---|
61 | 61 | int davinci_gpio_register(struct resource *res, int size, void *pdata); |
---|
62 | 62 | |
---|
| 63 | +#define DAVINCI_TIMER0_BASE (IO_PHYS + 0x21400) |
---|
| 64 | +#define DAVINCI_WDOG_BASE (IO_PHYS + 0x21C00) |
---|
| 65 | + |
---|
63 | 66 | /* DM355 base addresses */ |
---|
64 | 67 | #define DM355_ASYNC_EMIF_CONTROL_BASE 0x01e10000 |
---|
65 | 68 | #define DM355_ASYNC_EMIF_DATA_CE0_BASE 0x02000000 |
---|
.. | .. |
---|
88 | 91 | /* DM355 function declarations */ |
---|
89 | 92 | void dm355_init(void); |
---|
90 | 93 | void dm355_init_time(void); |
---|
| 94 | +void dm355_init_irq(void); |
---|
91 | 95 | void dm355_register_clocks(void); |
---|
92 | 96 | void dm355_init_spi0(unsigned chipselect_mask, |
---|
93 | 97 | const struct spi_board_info *info, unsigned len); |
---|
.. | .. |
---|
97 | 101 | |
---|
98 | 102 | /* DM365 function declarations */ |
---|
99 | 103 | void dm365_init(void); |
---|
| 104 | +void dm365_init_irq(void); |
---|
100 | 105 | void dm365_init_time(void); |
---|
101 | 106 | void dm365_register_clocks(void); |
---|
102 | 107 | void dm365_init_asp(void); |
---|
.. | .. |
---|
110 | 115 | |
---|
111 | 116 | /* DM644x function declarations */ |
---|
112 | 117 | void dm644x_init(void); |
---|
| 118 | +void dm644x_init_irq(void); |
---|
113 | 119 | void dm644x_init_devices(void); |
---|
114 | 120 | void dm644x_init_time(void); |
---|
115 | 121 | void dm644x_register_clocks(void); |
---|
.. | .. |
---|
119 | 125 | |
---|
120 | 126 | /* DM646x function declarations */ |
---|
121 | 127 | void dm646x_init(void); |
---|
| 128 | +void dm646x_init_irq(void); |
---|
122 | 129 | void dm646x_init_time(unsigned long ref_clk_rate, unsigned long aux_clkin_rate); |
---|
123 | 130 | void dm646x_register_clocks(void); |
---|
124 | 131 | void dm646x_init_mcasp0(struct snd_platform_data *pdata); |
---|