修改led为gpio

hc

2024-10-12 a5969cabbb4660eab42b6ef0412cbbd1200cf14d

 kernel/drivers/clk/qcom/gcc-sc7180.c
..
..
@@ -285,7 +285,7 @@
285
285
 	.clkr.hw.init = &(struct clk_init_data){
286
286
 		.name = "gcc_cpuss_ahb_clk_src",
287
287
 		.parent_data = gcc_parent_data_0_ao,
288
-		.num_parents = 4,
288
+		.num_parents = ARRAY_SIZE(gcc_parent_data_0_ao),
289
289
 		.flags = CLK_SET_RATE_PARENT,
290
290
 		.ops = &clk_rcg2_ops,
291
291
 		},
..
..
@@ -309,7 +309,7 @@
309
309
 	.clkr.hw.init = &(struct clk_init_data){
310
310
 		.name = "gcc_gp1_clk_src",
311
311
 		.parent_data = gcc_parent_data_4,
312
-		.num_parents = 5,
312
+		.num_parents = ARRAY_SIZE(gcc_parent_data_4),
313
313
 		.ops = &clk_rcg2_ops,
314
314
 	},
315
315
 };
..
..
@@ -323,7 +323,7 @@
323
323
 	.clkr.hw.init = &(struct clk_init_data){
324
324
 		.name = "gcc_gp2_clk_src",
325
325
 		.parent_data = gcc_parent_data_4,
326
-		.num_parents = 5,
326
+		.num_parents = ARRAY_SIZE(gcc_parent_data_4),
327
327
 		.ops = &clk_rcg2_ops,
328
328
 	},
329
329
 };
..
..
@@ -337,7 +337,7 @@
337
337
 	.clkr.hw.init = &(struct clk_init_data){
338
338
 		.name = "gcc_gp3_clk_src",
339
339
 		.parent_data = gcc_parent_data_4,
340
-		.num_parents = 5,
340
+		.num_parents = ARRAY_SIZE(gcc_parent_data_4),
341
341
 		.ops = &clk_rcg2_ops,
342
342
 	},
343
343
 };
..
..
@@ -357,7 +357,7 @@
357
357
 	.clkr.hw.init = &(struct clk_init_data){
358
358
 		.name = "gcc_pdm2_clk_src",
359
359
 		.parent_data = gcc_parent_data_0,
360
-		.num_parents = 4,
360
+		.num_parents = ARRAY_SIZE(gcc_parent_data_0),
361
361
 		.ops = &clk_rcg2_ops,
362
362
 	},
363
363
 };
..
..
@@ -378,7 +378,7 @@
378
378
 	.clkr.hw.init = &(struct clk_init_data){
379
379
 		.name = "gcc_qspi_core_clk_src",
380
380
 		.parent_data = gcc_parent_data_2,
381
-		.num_parents = 6,
381
+		.num_parents = ARRAY_SIZE(gcc_parent_data_2),
382
382
 		.ops = &clk_rcg2_ops,
383
383
 	},
384
384
 };
..
..
@@ -619,7 +619,7 @@
619
619
 	.clkr.hw.init = &(struct clk_init_data){
620
620
 		.name = "gcc_sdcc1_apps_clk_src",
621
621
 		.parent_data = gcc_parent_data_1,
622
-		.num_parents = 5,
622
+		.num_parents = ARRAY_SIZE(gcc_parent_data_1),
623
623
 		.ops = &clk_rcg2_floor_ops,
624
624
 	},
625
625
 };
..
..
@@ -641,7 +641,7 @@
641
641
 	.clkr.hw.init = &(struct clk_init_data){
642
642
 		.name = "gcc_sdcc1_ice_core_clk_src",
643
643
 		.parent_data = gcc_parent_data_0,
644
-		.num_parents = 4,
644
+		.num_parents = ARRAY_SIZE(gcc_parent_data_0),
645
645
 		.ops = &clk_rcg2_ops,
646
646
 	},
647
647
 };
..
..
@@ -665,7 +665,8 @@
665
665
 	.clkr.hw.init = &(struct clk_init_data){
666
666
 		.name = "gcc_sdcc2_apps_clk_src",
667
667
 		.parent_data = gcc_parent_data_5,
668
-		.num_parents = 5,
668
+		.num_parents = ARRAY_SIZE(gcc_parent_data_5),
669
+		.flags = CLK_OPS_PARENT_ENABLE,
669
670
 		.ops = &clk_rcg2_floor_ops,
670
671
 	},
671
672
 };
..
..
@@ -688,7 +689,7 @@
688
689
 	.clkr.hw.init = &(struct clk_init_data){
689
690
 		.name = "gcc_ufs_phy_axi_clk_src",
690
691
 		.parent_data = gcc_parent_data_0,
691
-		.num_parents = 4,
692
+		.num_parents = ARRAY_SIZE(gcc_parent_data_0),
692
693
 		.ops = &clk_rcg2_ops,
693
694
 	},
694
695
 };
..
..
@@ -710,7 +711,7 @@
710
711
 	.clkr.hw.init = &(struct clk_init_data){
711
712
 		.name = "gcc_ufs_phy_ice_core_clk_src",
712
713
 		.parent_data = gcc_parent_data_0,
713
-		.num_parents = 4,
714
+		.num_parents = ARRAY_SIZE(gcc_parent_data_0),
714
715
 		.ops = &clk_rcg2_ops,
715
716
 	},
716
717
 };
..
..
@@ -730,7 +731,7 @@
730
731
 	.clkr.hw.init = &(struct clk_init_data){
731
732
 		.name = "gcc_ufs_phy_phy_aux_clk_src",
732
733
 		.parent_data = gcc_parent_data_3,
733
-		.num_parents = 3,
734
+		.num_parents = ARRAY_SIZE(gcc_parent_data_3),
734
735
 		.ops = &clk_rcg2_ops,
735
736
 	},
736
737
 };
..
..
@@ -751,7 +752,7 @@
751
752
 	.clkr.hw.init = &(struct clk_init_data){
752
753
 		.name = "gcc_ufs_phy_unipro_core_clk_src",
753
754
 		.parent_data = gcc_parent_data_0,
754
-		.num_parents = 4,
755
+		.num_parents = ARRAY_SIZE(gcc_parent_data_0),
755
756
 		.ops = &clk_rcg2_ops,
756
757
 	},
757
758
 };
..
..
@@ -773,7 +774,7 @@
773
774
 	.clkr.hw.init = &(struct clk_init_data){
774
775
 		.name = "gcc_usb30_prim_master_clk_src",
775
776
 		.parent_data = gcc_parent_data_0,
776
-		.num_parents = 4,
777
+		.num_parents = ARRAY_SIZE(gcc_parent_data_0),
777
778
 		.ops = &clk_rcg2_ops,
778
779
 	},
779
780
 };
..
..
@@ -793,7 +794,7 @@
793
794
 	.clkr.hw.init = &(struct clk_init_data){
794
795
 		.name = "gcc_usb30_prim_mock_utmi_clk_src",
795
796
 		.parent_data = gcc_parent_data_0,
796
-		.num_parents = 4,
797
+		.num_parents = ARRAY_SIZE(gcc_parent_data_0),
797
798
 		.ops = &clk_rcg2_ops,
798
799
 	},
799
800
 };
..
..
@@ -812,7 +813,7 @@
812
813
 	.clkr.hw.init = &(struct clk_init_data){
813
814
 		.name = "gcc_usb3_prim_phy_aux_clk_src",
814
815
 		.parent_data = gcc_parent_data_6,
815
-		.num_parents = 4,
816
+		.num_parents = ARRAY_SIZE(gcc_parent_data_6),
816
817
 		.ops = &clk_rcg2_ops,
817
818
 	},
818
819
 };