| .. | .. |
|---|
| 440 | 440 | #define SRQC_BYTE_60_SRQ_DB_RECORD_ADDR_S 1 |
|---|
| 441 | 441 | #define SRQC_BYTE_60_SRQ_DB_RECORD_ADDR_M GENMASK(31, 1) |
|---|
| 442 | 442 | |
|---|
| 443 | | -enum{ |
|---|
| 443 | +enum { |
|---|
| 444 | 444 | V2_MPT_ST_VALID = 0x1, |
|---|
| 445 | 445 | V2_MPT_ST_FREE = 0x2, |
|---|
| 446 | 446 | }; |
|---|
| .. | .. |
|---|
| 1076 | 1076 | __le32 dmac; |
|---|
| 1077 | 1077 | __le32 byte_48; |
|---|
| 1078 | 1078 | u8 dgid[GID_LEN_V2]; |
|---|
| 1079 | | - |
|---|
| 1080 | 1079 | }; |
|---|
| 1081 | | -#define V2_UD_SEND_WQE_BYTE_4_OPCODE_S 0 |
|---|
| 1080 | + |
|---|
| 1081 | +#define V2_UD_SEND_WQE_BYTE_4_OPCODE_S 0 |
|---|
| 1082 | 1082 | #define V2_UD_SEND_WQE_BYTE_4_OPCODE_M GENMASK(4, 0) |
|---|
| 1083 | 1083 | |
|---|
| 1084 | 1084 | #define V2_UD_SEND_WQE_BYTE_4_OWNER_S 7 |
|---|