| .. | .. |
|---|
| 131 | 131 | } |
|---|
| 132 | 132 | }; |
|---|
| 133 | 133 | |
|---|
| 134 | +MODULE_FIRMWARE("nvidia/gp102/gr/fecs_bl.bin"); |
|---|
| 135 | +MODULE_FIRMWARE("nvidia/gp102/gr/fecs_inst.bin"); |
|---|
| 136 | +MODULE_FIRMWARE("nvidia/gp102/gr/fecs_data.bin"); |
|---|
| 137 | +MODULE_FIRMWARE("nvidia/gp102/gr/fecs_sig.bin"); |
|---|
| 138 | +MODULE_FIRMWARE("nvidia/gp102/gr/gpccs_bl.bin"); |
|---|
| 139 | +MODULE_FIRMWARE("nvidia/gp102/gr/gpccs_inst.bin"); |
|---|
| 140 | +MODULE_FIRMWARE("nvidia/gp102/gr/gpccs_data.bin"); |
|---|
| 141 | +MODULE_FIRMWARE("nvidia/gp102/gr/gpccs_sig.bin"); |
|---|
| 142 | +MODULE_FIRMWARE("nvidia/gp102/gr/sw_ctx.bin"); |
|---|
| 143 | +MODULE_FIRMWARE("nvidia/gp102/gr/sw_nonctx.bin"); |
|---|
| 144 | +MODULE_FIRMWARE("nvidia/gp102/gr/sw_bundle_init.bin"); |
|---|
| 145 | +MODULE_FIRMWARE("nvidia/gp102/gr/sw_method_init.bin"); |
|---|
| 146 | + |
|---|
| 147 | +static const struct gf100_gr_fwif |
|---|
| 148 | +gp102_gr_fwif[] = { |
|---|
| 149 | + { 0, gm200_gr_load, &gp102_gr, &gm200_gr_fecs_acr, &gm200_gr_gpccs_acr }, |
|---|
| 150 | + { -1, gm200_gr_nofw }, |
|---|
| 151 | + {} |
|---|
| 152 | +}; |
|---|
| 153 | + |
|---|
| 134 | 154 | int |
|---|
| 135 | 155 | gp102_gr_new(struct nvkm_device *device, int index, struct nvkm_gr **pgr) |
|---|
| 136 | 156 | { |
|---|
| 137 | | - return gm200_gr_new_(&gp102_gr, device, index, pgr); |
|---|
| 157 | + return gf100_gr_new_(gp102_gr_fwif, device, index, pgr); |
|---|
| 138 | 158 | } |
|---|