update kernel to 5.10.198

hc

2024-01-03 2f7c68cb55ecb7331f2381deb497c27155f32faf

 kernel/drivers/media/platform/rockchip/ispp/regs.h
..
..
@@ -314,11 +314,14 @@
314
314
 #define RKISPP_FEC_MESH_YFRA_BASE_SHD	(RKISPP_FEC + 0x0040)
315
315
 #define RKISPP_FEC_WR_Y_BASE_SHD	(RKISPP_FEC + 0x0044)
316
316
 #define RKISPP_FEC_WR_UV_BASE_SHD	(RKISPP_FEC + 0x0048)
317
+#define RKISPP_FEC_FBCE_HEAD_OFFSET	(RKISPP_FEC + 0x0050)
317
318
 #define RKISPP_FEC_CORE_CTRL		(RKISPP_FEC + 0x0080)
318
319
 #define RKISPP_FEC_PIC_SIZE		(RKISPP_FEC + 0x0088)
320
+#define RKISPP_FEC_DST_SIZE		(RKISPP_FEC + 0x0088)
319
321
 #define RKISPP_FEC_MESH_SIZE		(RKISPP_FEC + 0x008C)
320
322
 #define RKISPP_FEC_DMA_STATUS		(RKISPP_FEC + 0x0090)
321
323
 #define RKISPP_FEC_CROP			(RKISPP_FEC + 0x0094)
324
+#define RKISPP_FEC_SRC_SIZE		(RKISPP_FEC + 0x0098)
322
325
 
323
326
 #define FMT_WR_MASK			GENMASK(7, 4)
324
327
 #define FMT_RD_MASK			GENMASK(3, 0)
..
..
@@ -507,9 +510,11 @@
507
510
 
508
511
 /* FEC_CORE_CTRL */
509
512
 #define SW_FEC_EN_SHD			BIT(31)
513
+#define SW_OFFSET_ENABLE		BIT(31)
510
514
 #define SW_MINBUF_NON_UPDATE_SHD	BIT(30)
511
515
 #define SW_MINBUF_NON_UPDATE		BIT(6)
512
516
 #define SW_MESH_DENSITY			BIT(5)
517
+#define SW_BIC_MODE			GENMASK(4, 3)
513
518
 #define SW_FEC2DDR_DIS			BIT(1)
514
519
 #define SW_FEC_EN			BIT(0)
515
520