| .. | .. |
|---|
| 436 | 436 | |
|---|
| 437 | 437 | /* Initialize OSD1 fifo control register */ |
|---|
| 438 | 438 | reg = VIU_OSD_DDR_PRIORITY_URGENT | |
|---|
| 439 | | - VIU_OSD_HOLD_FIFO_LINES(31) | |
|---|
| 440 | 439 | VIU_OSD_FIFO_DEPTH_VAL(32) | /* fifo_depth_val: 32*8=256 */ |
|---|
| 441 | 440 | VIU_OSD_WORDS_PER_BURST(4) | /* 4 words in 1 burst */ |
|---|
| 442 | 441 | VIU_OSD_FIFO_LIMITS(2); /* fifo_lim: 2*16=32 */ |
|---|
| 443 | 442 | |
|---|
| 444 | 443 | if (meson_vpu_is_compatible(priv, VPU_COMPATIBLE_G12A)) |
|---|
| 445 | | - reg |= VIU_OSD_BURST_LENGTH_32; |
|---|
| 444 | + reg |= (VIU_OSD_BURST_LENGTH_32 | VIU_OSD_HOLD_FIFO_LINES(31)); |
|---|
| 446 | 445 | else |
|---|
| 447 | | - reg |= VIU_OSD_BURST_LENGTH_64; |
|---|
| 446 | + reg |= (VIU_OSD_BURST_LENGTH_64 | VIU_OSD_HOLD_FIFO_LINES(4)); |
|---|
| 448 | 447 | |
|---|
| 449 | 448 | writel_relaxed(reg, priv->io_base + _REG(VIU_OSD1_FIFO_CTRL_STAT)); |
|---|
| 450 | 449 | writel_relaxed(reg, priv->io_base + _REG(VIU_OSD2_FIFO_CTRL_STAT)); |
|---|