kernel/drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_offset.h
.. .. @@ -151,6 +151,8 @@ 151 151 #define mmUVD_LMI_CTRL2_BASE_IDX 1 152 152 #define mmUVD_MASTINT_EN 0x0540 153 153 #define mmUVD_MASTINT_EN_BASE_IDX 1 154 +#define mmUVD_FW_STATUS 0x0557155 +#define mmUVD_FW_STATUS_BASE_IDX 1154 156 #define mmJPEG_CGC_CTRL 0x0565 155 157 #define mmJPEG_CGC_CTRL_BASE_IDX 1 156 158 #define mmUVD_LMI_CTRL 0x0566 .. .. @@ -219,4 +221,5 @@ 219 221 #define mmUVD_CONTEXT_ID2_BASE_IDX 1 220 222 221 223 224 +222 225 #endif