| .. | .. |
|---|
| 163 | 163 | st,bank-name = "GPIOK"; |
|---|
| 164 | 164 | }; |
|---|
| 165 | 165 | |
|---|
| 166 | | - usart1_pins_a: usart1@0 { |
|---|
| 166 | + usart1_pins_a: usart1-0 { |
|---|
| 167 | 167 | pins1 { |
|---|
| 168 | 168 | pinmux = <STM32_PINMUX('A', 9, AF7)>; /* USART1_TX */ |
|---|
| 169 | 169 | bias-disable; |
|---|
| .. | .. |
|---|
| 176 | 176 | }; |
|---|
| 177 | 177 | }; |
|---|
| 178 | 178 | |
|---|
| 179 | | - usart3_pins_a: usart3@0 { |
|---|
| 179 | + usart3_pins_a: usart3-0 { |
|---|
| 180 | 180 | pins1 { |
|---|
| 181 | 181 | pinmux = <STM32_PINMUX('B', 10, AF7)>; /* USART3_TX */ |
|---|
| 182 | 182 | bias-disable; |
|---|
| .. | .. |
|---|
| 189 | 189 | }; |
|---|
| 190 | 190 | }; |
|---|
| 191 | 191 | |
|---|
| 192 | | - usbotg_fs_pins_a: usbotg_fs@0 { |
|---|
| 192 | + usbotg_fs_pins_a: usbotg-fs-0 { |
|---|
| 193 | 193 | pins { |
|---|
| 194 | 194 | pinmux = <STM32_PINMUX('A', 10, AF10)>, /* OTG_FS_ID */ |
|---|
| 195 | 195 | <STM32_PINMUX('A', 11, AF10)>, /* OTG_FS_DM */ |
|---|
| .. | .. |
|---|
| 200 | 200 | }; |
|---|
| 201 | 201 | }; |
|---|
| 202 | 202 | |
|---|
| 203 | | - usbotg_fs_pins_b: usbotg_fs@1 { |
|---|
| 203 | + usbotg_fs_pins_b: usbotg-fs-1 { |
|---|
| 204 | 204 | pins { |
|---|
| 205 | 205 | pinmux = <STM32_PINMUX('B', 12, AF12)>, /* OTG_HS_ID */ |
|---|
| 206 | 206 | <STM32_PINMUX('B', 14, AF12)>, /* OTG_HS_DM */ |
|---|
| .. | .. |
|---|
| 211 | 211 | }; |
|---|
| 212 | 212 | }; |
|---|
| 213 | 213 | |
|---|
| 214 | | - usbotg_hs_pins_a: usbotg_hs@0 { |
|---|
| 214 | + usbotg_hs_pins_a: usbotg-hs-0 { |
|---|
| 215 | 215 | pins { |
|---|
| 216 | 216 | pinmux = <STM32_PINMUX('H', 4, AF10)>, /* OTG_HS_ULPI_NXT*/ |
|---|
| 217 | 217 | <STM32_PINMUX('I', 11, AF10)>, /* OTG_HS_ULPI_DIR */ |
|---|
| .. | .. |
|---|
| 231 | 231 | }; |
|---|
| 232 | 232 | }; |
|---|
| 233 | 233 | |
|---|
| 234 | | - ethernet_mii: mii@0 { |
|---|
| 234 | + ethernet_mii: mii-0 { |
|---|
| 235 | 235 | pins { |
|---|
| 236 | 236 | pinmux = <STM32_PINMUX('G', 13, AF11)>, /* ETH_MII_TXD0_ETH_RMII_TXD0 */ |
|---|
| 237 | 237 | <STM32_PINMUX('G', 14, AF11)>, /* ETH_MII_TXD1_ETH_RMII_TXD1 */ |
|---|
| .. | .. |
|---|
| 251 | 251 | }; |
|---|
| 252 | 252 | }; |
|---|
| 253 | 253 | |
|---|
| 254 | | - adc3_in8_pin: adc@200 { |
|---|
| 254 | + adc3_in8_pin: adc-200 { |
|---|
| 255 | 255 | pins { |
|---|
| 256 | 256 | pinmux = <STM32_PINMUX('F', 10, ANALOG)>; |
|---|
| 257 | 257 | }; |
|---|
| 258 | 258 | }; |
|---|
| 259 | 259 | |
|---|
| 260 | | - pwm1_pins: pwm@1 { |
|---|
| 260 | + pwm1_pins: pwm1-0 { |
|---|
| 261 | 261 | pins { |
|---|
| 262 | 262 | pinmux = <STM32_PINMUX('A', 8, AF1)>, /* TIM1_CH1 */ |
|---|
| 263 | 263 | <STM32_PINMUX('B', 13, AF1)>, /* TIM1_CH1N */ |
|---|
| .. | .. |
|---|
| 265 | 265 | }; |
|---|
| 266 | 266 | }; |
|---|
| 267 | 267 | |
|---|
| 268 | | - pwm3_pins: pwm@3 { |
|---|
| 268 | + pwm3_pins: pwm3-0 { |
|---|
| 269 | 269 | pins { |
|---|
| 270 | 270 | pinmux = <STM32_PINMUX('B', 4, AF2)>, /* TIM3_CH1 */ |
|---|
| 271 | 271 | <STM32_PINMUX('B', 5, AF2)>; /* TIM3_CH2 */ |
|---|
| 272 | 272 | }; |
|---|
| 273 | 273 | }; |
|---|
| 274 | 274 | |
|---|
| 275 | | - i2c1_pins: i2c1@0 { |
|---|
| 275 | + i2c1_pins: i2c1-0 { |
|---|
| 276 | 276 | pins { |
|---|
| 277 | 277 | pinmux = <STM32_PINMUX('B', 9, AF4)>, /* I2C1_SDA */ |
|---|
| 278 | 278 | <STM32_PINMUX('B', 6, AF4)>; /* I2C1_SCL */ |
|---|
| .. | .. |
|---|
| 282 | 282 | }; |
|---|
| 283 | 283 | }; |
|---|
| 284 | 284 | |
|---|
| 285 | | - ltdc_pins: ltdc@0 { |
|---|
| 285 | + ltdc_pins_a: ltdc-0 { |
|---|
| 286 | 286 | pins { |
|---|
| 287 | 287 | pinmux = <STM32_PINMUX('I', 12, AF14)>, /* LCD_HSYNC */ |
|---|
| 288 | 288 | <STM32_PINMUX('I', 13, AF14)>, /* LCD_VSYNC */ |
|---|
| .. | .. |
|---|
| 316 | 316 | }; |
|---|
| 317 | 317 | }; |
|---|
| 318 | 318 | |
|---|
| 319 | | - dcmi_pins: dcmi@0 { |
|---|
| 319 | + ltdc_pins_b: ltdc-1 { |
|---|
| 320 | + pins { |
|---|
| 321 | + pinmux = <STM32_PINMUX('C', 6, AF14)>, |
|---|
| 322 | + /* LCD_HSYNC */ |
|---|
| 323 | + <STM32_PINMUX('A', 4, AF14)>, |
|---|
| 324 | + /* LCD_VSYNC */ |
|---|
| 325 | + <STM32_PINMUX('G', 7, AF14)>, |
|---|
| 326 | + /* LCD_CLK */ |
|---|
| 327 | + <STM32_PINMUX('C', 10, AF14)>, |
|---|
| 328 | + /* LCD_R2 */ |
|---|
| 329 | + <STM32_PINMUX('B', 0, AF9)>, |
|---|
| 330 | + /* LCD_R3 */ |
|---|
| 331 | + <STM32_PINMUX('A', 11, AF14)>, |
|---|
| 332 | + /* LCD_R4 */ |
|---|
| 333 | + <STM32_PINMUX('A', 12, AF14)>, |
|---|
| 334 | + /* LCD_R5 */ |
|---|
| 335 | + <STM32_PINMUX('B', 1, AF9)>, |
|---|
| 336 | + /* LCD_R6*/ |
|---|
| 337 | + <STM32_PINMUX('G', 6, AF14)>, |
|---|
| 338 | + /* LCD_R7 */ |
|---|
| 339 | + <STM32_PINMUX('A', 6, AF14)>, |
|---|
| 340 | + /* LCD_G2 */ |
|---|
| 341 | + <STM32_PINMUX('G', 10, AF9)>, |
|---|
| 342 | + /* LCD_G3 */ |
|---|
| 343 | + <STM32_PINMUX('B', 10, AF14)>, |
|---|
| 344 | + /* LCD_G4 */ |
|---|
| 345 | + <STM32_PINMUX('D', 6, AF14)>, |
|---|
| 346 | + /* LCD_B2 */ |
|---|
| 347 | + <STM32_PINMUX('G', 11, AF14)>, |
|---|
| 348 | + /* LCD_B3*/ |
|---|
| 349 | + <STM32_PINMUX('B', 11, AF14)>, |
|---|
| 350 | + /* LCD_G5 */ |
|---|
| 351 | + <STM32_PINMUX('C', 7, AF14)>, |
|---|
| 352 | + /* LCD_G6 */ |
|---|
| 353 | + <STM32_PINMUX('D', 3, AF14)>, |
|---|
| 354 | + /* LCD_G7 */ |
|---|
| 355 | + <STM32_PINMUX('G', 12, AF9)>, |
|---|
| 356 | + /* LCD_B4 */ |
|---|
| 357 | + <STM32_PINMUX('A', 3, AF14)>, |
|---|
| 358 | + /* LCD_B5 */ |
|---|
| 359 | + <STM32_PINMUX('B', 8, AF14)>, |
|---|
| 360 | + /* LCD_B6 */ |
|---|
| 361 | + <STM32_PINMUX('B', 9, AF14)>, |
|---|
| 362 | + /* LCD_B7 */ |
|---|
| 363 | + <STM32_PINMUX('F', 10, AF14)>; |
|---|
| 364 | + /* LCD_DE */ |
|---|
| 365 | + slew-rate = <2>; |
|---|
| 366 | + }; |
|---|
| 367 | + }; |
|---|
| 368 | + |
|---|
| 369 | + spi5_pins: spi5-0 { |
|---|
| 370 | + pins1 { |
|---|
| 371 | + pinmux = <STM32_PINMUX('F', 7, AF5)>, |
|---|
| 372 | + /* SPI5_CLK */ |
|---|
| 373 | + <STM32_PINMUX('F', 9, AF5)>; |
|---|
| 374 | + /* SPI5_MOSI */ |
|---|
| 375 | + bias-disable; |
|---|
| 376 | + drive-push-pull; |
|---|
| 377 | + slew-rate = <0>; |
|---|
| 378 | + }; |
|---|
| 379 | + pins2 { |
|---|
| 380 | + pinmux = <STM32_PINMUX('F', 8, AF5)>; |
|---|
| 381 | + /* SPI5_MISO */ |
|---|
| 382 | + bias-disable; |
|---|
| 383 | + }; |
|---|
| 384 | + }; |
|---|
| 385 | + |
|---|
| 386 | + i2c3_pins: i2c3-0 { |
|---|
| 387 | + pins { |
|---|
| 388 | + pinmux = <STM32_PINMUX('C', 9, AF4)>, |
|---|
| 389 | + /* I2C3_SDA */ |
|---|
| 390 | + <STM32_PINMUX('A', 8, AF4)>; |
|---|
| 391 | + /* I2C3_SCL */ |
|---|
| 392 | + bias-disable; |
|---|
| 393 | + drive-open-drain; |
|---|
| 394 | + slew-rate = <3>; |
|---|
| 395 | + }; |
|---|
| 396 | + }; |
|---|
| 397 | + |
|---|
| 398 | + dcmi_pins: dcmi-0 { |
|---|
| 320 | 399 | pins { |
|---|
| 321 | 400 | pinmux = <STM32_PINMUX('A', 4, AF13)>, /* DCMI_HSYNC */ |
|---|
| 322 | 401 | <STM32_PINMUX('B', 7, AF13)>, /* DCMI_VSYNC */ |
|---|
| .. | .. |
|---|
| 339 | 418 | }; |
|---|
| 340 | 419 | }; |
|---|
| 341 | 420 | |
|---|
| 342 | | - sdio_pins: sdio_pins@0 { |
|---|
| 421 | + sdio_pins: sdio-pins-0 { |
|---|
| 343 | 422 | pins { |
|---|
| 344 | 423 | pinmux = <STM32_PINMUX('C', 8, AF12)>, /* SDIO_D0 */ |
|---|
| 345 | 424 | <STM32_PINMUX('C', 9, AF12)>, /* SDIO_D1 */ |
|---|
| .. | .. |
|---|
| 352 | 431 | }; |
|---|
| 353 | 432 | }; |
|---|
| 354 | 433 | |
|---|
| 355 | | - sdio_pins_od: sdio_pins_od@0 { |
|---|
| 434 | + sdio_pins_od: sdio-pins-od-0 { |
|---|
| 356 | 435 | pins1 { |
|---|
| 357 | 436 | pinmux = <STM32_PINMUX('C', 8, AF12)>, /* SDIO_D0 */ |
|---|
| 358 | 437 | <STM32_PINMUX('C', 9, AF12)>, /* SDIO_D1 */ |
|---|