tzh
2024-08-15 d4a1bd480003f3e1a0590bc46fbcb24f05652ca7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
/*
 * Allwinner sun50iw10p1 SoCs R_PIO pinctrl driver.
 *
 * Copyright(c) 2012-2016 Allwinnertech Co., Ltd.
 * Author: huangshuosheng <huangshuosheng@allwinnertech.com>
 *
 * it under the terms of the GNU General Public License version 2 as
 * published by the Free Software Foundation.
 */
 
#include <linux/module.h>
#include <linux/platform_device.h>
#include <linux/of.h>
#include <linux/of_device.h>
#include <linux/pinctrl/pinctrl.h>
#include "pinctrl-sunxi.h"
 
static const struct sunxi_desc_pin sun50iw10p1_r_pins[] = {
   //Register Name: PL_CFG0
   SUNXI_PIN(SUNXI_PINCTRL_PIN(L, 0),
       SUNXI_FUNCTION(0x0, "gpio_in"),
       SUNXI_FUNCTION(0x1, "gpio_out"),
       SUNXI_FUNCTION(0x2, "s_twi0"),        /* SCK */
       SUNXI_FUNCTION_IRQ_BANK(0x6, 0, 0),
       SUNXI_FUNCTION(0x7, "io_disabled")),
   SUNXI_PIN(SUNXI_PINCTRL_PIN(L, 1),
       SUNXI_FUNCTION(0x0, "gpio_in"),
       SUNXI_FUNCTION(0x1, "gpio_out"),
       SUNXI_FUNCTION(0x2, "s_twi0"),        /* SDA */
       SUNXI_FUNCTION_IRQ_BANK(0x6, 0, 1),
       SUNXI_FUNCTION(0x7, "io_disabled")),
   SUNXI_PIN(SUNXI_PINCTRL_PIN(L, 2),
       SUNXI_FUNCTION(0x0, "gpio_in"),
       SUNXI_FUNCTION(0x1, "gpio_out"),
       SUNXI_FUNCTION(0x2, "s_uart0"),        /* TX */
       SUNXI_FUNCTION_IRQ_BANK(0x6, 0, 2),
       SUNXI_FUNCTION(0x7, "io_disabled")),
   SUNXI_PIN(SUNXI_PINCTRL_PIN(L, 3),
       SUNXI_FUNCTION(0x0, "gpio_in"),
       SUNXI_FUNCTION(0x1, "gpio_out"),
       SUNXI_FUNCTION(0x2, "s_uart0"),        /* RX */
       SUNXI_FUNCTION_IRQ_BANK(0x6, 0, 3),
       SUNXI_FUNCTION(0x7, "io_disabled")),
   SUNXI_PIN(SUNXI_PINCTRL_PIN(L, 4),
       SUNXI_FUNCTION(0x0, "gpio_in"),
       SUNXI_FUNCTION(0x1, "gpio_out"),
       SUNXI_FUNCTION(0x2, "s_jtag0"),        /* MS */
       SUNXI_FUNCTION_IRQ_BANK(0x6, 0, 4),
       SUNXI_FUNCTION(0x7, "io_disabled")),
   SUNXI_PIN(SUNXI_PINCTRL_PIN(L, 5),
       SUNXI_FUNCTION(0x0, "gpio_in"),
       SUNXI_FUNCTION(0x1, "gpio_out"),
       SUNXI_FUNCTION(0x2, "s_jtag0"),        /* CK */
       SUNXI_FUNCTION_IRQ_BANK(0x6, 0, 5),
       SUNXI_FUNCTION(0x7, "io_disabled")),
   SUNXI_PIN(SUNXI_PINCTRL_PIN(L, 6),
       SUNXI_FUNCTION(0x0, "gpio_in"),
       SUNXI_FUNCTION(0x1, "gpio_out"),
       SUNXI_FUNCTION(0x2, "s_jtag0"),        /* DO */
       SUNXI_FUNCTION_IRQ_BANK(0x6, 0, 6),
       SUNXI_FUNCTION(0x7, "io_disabled")),
   SUNXI_PIN(SUNXI_PINCTRL_PIN(L, 7),
       SUNXI_FUNCTION(0x0, "gpio_in"),
       SUNXI_FUNCTION(0x1, "gpio_out"),
       SUNXI_FUNCTION(0x2, "s_jtag0"),        /* DI */
       SUNXI_FUNCTION_IRQ_BANK(0x6, 0, 7),
       SUNXI_FUNCTION(0x7, "io_disabled")),
   SUNXI_PIN(SUNXI_PINCTRL_PIN(L, 8),
       SUNXI_FUNCTION(0x0, "gpio_in"),
       SUNXI_FUNCTION(0x1, "gpio_out"),
       SUNXI_FUNCTION(0x2, "s_twi1"),        /* SCK */
       SUNXI_FUNCTION_IRQ_BANK(0x6, 0, 8),
       SUNXI_FUNCTION(0x7, "io_disabled")),
   SUNXI_PIN(SUNXI_PINCTRL_PIN(L, 9),
       SUNXI_FUNCTION(0x0, "gpio_in"),
       SUNXI_FUNCTION(0x1, "gpio_out"),
       SUNXI_FUNCTION(0x2, "s_twi1"),        /* SDA */
       SUNXI_FUNCTION_IRQ_BANK(0x6, 0, 9),
       SUNXI_FUNCTION(0x7, "io_disabled")),
   SUNXI_PIN(SUNXI_PINCTRL_PIN(L, 10),
       SUNXI_FUNCTION(0x0, "gpio_in"),
       SUNXI_FUNCTION(0x1, "gpio_out"),
       SUNXI_FUNCTION(0x2, "s_pwm0"),        /* S_PWM0 */
       SUNXI_FUNCTION_IRQ_BANK(0x6, 0, 10),
       SUNXI_FUNCTION(0x7, "io_disabled")),
   SUNXI_PIN(SUNXI_PINCTRL_PIN(L, 11),
       SUNXI_FUNCTION(0x0, "gpio_in"),
       SUNXI_FUNCTION(0x1, "gpio_out"),
       SUNXI_FUNCTION(0x2, "s_cpu0"),        /* CUR_W */
       SUNXI_FUNCTION(0x3, "s_cir0"),        /* IN */
       SUNXI_FUNCTION_IRQ_BANK(0x6, 0, 11),
       SUNXI_FUNCTION(0x7, "io_disabled")),
};
 
static const unsigned sun50iw10p1_r_irq_bank_base[] = {
   SUNXI_R_PIO_BANK_BASE(PL_BASE, 0),
 };
 
static const struct sunxi_pinctrl_desc sun50iw10p1_r_pinctrl_data = {
   .pins = sun50iw10p1_r_pins,
   .npins = ARRAY_SIZE(sun50iw10p1_r_pins),
   .pin_base = PL_BASE,
   .irq_banks = 1,
   .irq_bank_base = sun50iw10p1_r_irq_bank_base,
};
 
static int sun50iw10p1_r_pinctrl_probe(struct platform_device *pdev)
{
   return sunxi_pinctrl_init(pdev, &sun50iw10p1_r_pinctrl_data);
}
 
static struct of_device_id sun50iw10p1_r_pinctrl_match[] = {
   { .compatible = "allwinner,sun50iw10p1-r-pinctrl", },
   {}
};
MODULE_DEVICE_TABLE(of, sun50iw10p1_r_pinctrl_match);
 
static struct platform_driver sun50iw10p1_r_pinctrl_driver = {
   .probe    = sun50iw10p1_r_pinctrl_probe,
   .driver    = {
       .name        = "sun50iw10p1-r-pinctrl",
       .owner        = THIS_MODULE,
       .pm        = &sunxi_pinctrl_pm_ops,
       .of_match_table    = sun50iw10p1_r_pinctrl_match,
   },
};
 
static int __init sun50iw10p1_r_pio_init(void)
{
   int ret;
   ret = platform_driver_register(&sun50iw10p1_r_pinctrl_driver);
   if (ret) {
       pr_debug("register sun50i r-pio controller failed\n");
       return -EINVAL;
   }
   return 0;
}
postcore_initcall(sun50iw10p1_r_pio_init);
 
MODULE_AUTHOR("Huangshuosheng<huangshuosheng@allwinnertech.com>");
MODULE_DESCRIPTION("Allwinner sun50iw10p1 R_PIO pinctrl driver");
MODULE_LICENSE("GPL");