fix(longan): fix rgb pro & debug uart pro

huangcm

2025-07-03 c26084b3642f262f858535ab4e46c1e9b520d3a1

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
// SPDX-License-Identifier: GPL-2.0+
/*
 * Freescale i.MX28 GPIO control code
 *
 * Copyright (C) 2011 Marek Vasut <marek.vasut@gmail.com>
 * on behalf of DENX Software Engineering GmbH
 */
 
#include <common.h>
#include <linux/errno.h>
#include <asm/io.h>
#include <asm/arch/iomux.h>
#include <asm/arch/imx-regs.h>
 
#if    defined(CONFIG_MX23)
#define    PINCTRL_BANKS        3
#define    PINCTRL_DOUT(n)        (0x0500 + ((n) * 0x10))
#define    PINCTRL_DIN(n)        (0x0600 + ((n) * 0x10))
#define    PINCTRL_DOE(n)        (0x0700 + ((n) * 0x10))
#define    PINCTRL_PIN2IRQ(n)    (0x0800 + ((n) * 0x10))
#define    PINCTRL_IRQEN(n)    (0x0900 + ((n) * 0x10))
#define    PINCTRL_IRQSTAT(n)    (0x0c00 + ((n) * 0x10))
#elif    defined(CONFIG_MX28)
#define    PINCTRL_BANKS        5
#define    PINCTRL_DOUT(n)        (0x0700 + ((n) * 0x10))
#define    PINCTRL_DIN(n)        (0x0900 + ((n) * 0x10))
#define    PINCTRL_DOE(n)        (0x0b00 + ((n) * 0x10))
#define    PINCTRL_PIN2IRQ(n)    (0x1000 + ((n) * 0x10))
#define    PINCTRL_IRQEN(n)    (0x1100 + ((n) * 0x10))
#define    PINCTRL_IRQSTAT(n)    (0x1400 + ((n) * 0x10))
#else
#error "Please select CONFIG_MX23 or CONFIG_MX28"
#endif
 
#define GPIO_INT_FALL_EDGE    0x0
#define GPIO_INT_LOW_LEV    0x1
#define GPIO_INT_RISE_EDGE    0x2
#define GPIO_INT_HIGH_LEV    0x3
#define GPIO_INT_LEV_MASK    (1 << 0)
#define GPIO_INT_POL_MASK    (1 << 1)
 
void mxs_gpio_init(void)
{
    int i;
 
    for (i = 0; i < PINCTRL_BANKS; i++) {
        writel(0, MXS_PINCTRL_BASE + PINCTRL_PIN2IRQ(i));
        writel(0, MXS_PINCTRL_BASE + PINCTRL_IRQEN(i));
        /* Use SCT address here to clear the IRQSTAT bits */
        writel(0xffffffff, MXS_PINCTRL_BASE + PINCTRL_IRQSTAT(i) + 8);
    }
}
 
int gpio_get_value(unsigned gpio)
{
    uint32_t bank = PAD_BANK(gpio);
    uint32_t offset = PINCTRL_DIN(bank);
    struct mxs_register_32 *reg =
        (struct mxs_register_32 *)(MXS_PINCTRL_BASE + offset);
 
    return (readl(&reg->reg) >> PAD_PIN(gpio)) & 1;
}
 
void gpio_set_value(unsigned gpio, int value)
{
    uint32_t bank = PAD_BANK(gpio);
    uint32_t offset = PINCTRL_DOUT(bank);
    struct mxs_register_32 *reg =
        (struct mxs_register_32 *)(MXS_PINCTRL_BASE + offset);
 
    if (value)
        writel(1 << PAD_PIN(gpio), &reg->reg_set);
    else
        writel(1 << PAD_PIN(gpio), &reg->reg_clr);
}
 
int gpio_direction_input(unsigned gpio)
{
    uint32_t bank = PAD_BANK(gpio);
    uint32_t offset = PINCTRL_DOE(bank);
    struct mxs_register_32 *reg =
        (struct mxs_register_32 *)(MXS_PINCTRL_BASE + offset);
 
    writel(1 << PAD_PIN(gpio), &reg->reg_clr);
 
    return 0;
}
 
int gpio_direction_output(unsigned gpio, int value)
{
    uint32_t bank = PAD_BANK(gpio);
    uint32_t offset = PINCTRL_DOE(bank);
    struct mxs_register_32 *reg =
        (struct mxs_register_32 *)(MXS_PINCTRL_BASE + offset);
 
    gpio_set_value(gpio, value);
 
    writel(1 << PAD_PIN(gpio), &reg->reg_set);
 
    return 0;
}
 
int gpio_request(unsigned gpio, const char *label)
{
    if (PAD_BANK(gpio) >= PINCTRL_BANKS)
        return -1;
 
    return 0;
}
 
int gpio_free(unsigned gpio)
{
    return 0;
}
 
int name_to_gpio(const char *name)
{
    unsigned bank, pin;
    char *end;
 
    bank = simple_strtoul(name, &end, 10);
 
    if (!*end || *end != ':')
        return bank;
 
    pin = simple_strtoul(end + 1, NULL, 10);
 
    return (bank << MXS_PAD_BANK_SHIFT) | (pin << MXS_PAD_PIN_SHIFT);
}