ubuntu20.04 init

hc

2024-03-25 edb30157bad0c0001c32b854271ace01d3b9a16a

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
/** @file 
Lib function for Pei Quark South Cluster. 
 
Copyright (c) 2013-2016 Intel Corporation. 
 
SPDX-License-Identifier: BSD-2-Clause-Patent 
 
**/ 
#include "CommonHeader.h" 
 
/** 
  Program SVID/SID the same as VID/DID* 
**/ 
EFI_STATUS 
EFIAPI 
InitializeIohSsvidSsid ( 
   IN UINT8   Bus, 
   IN UINT8   Device, 
   IN UINT8   Func 
   ) 
{ 
  UINTN       Index; 
 
  for (Index = 0; Index <= IOH_PCI_IOSF2AHB_0_MAX_FUNCS; Index++) { 
    if (((Device == IOH_PCI_IOSF2AHB_1_DEV_NUM) && (Index >= IOH_PCI_IOSF2AHB_1_MAX_FUNCS))) { 
      continue; 
    } 
 
    IohMmPci32(0, Bus, Device, Index, PCI_REG_SVID0) = IohMmPci32(0, Bus, Device, Index, PCI_REG_VID); 
  } 
 
  return EFI_SUCCESS; 
} 
 
/* Enable memory, io, and bus master for USB controller */ 
VOID 
EFIAPI 
EnableUsbMemIoBusMaster ( 
  IN UINT8   UsbBusNumber 
  ) 
{ 
  UINT16 CmdReg; 
 
  CmdReg = PciRead16 (PCI_LIB_ADDRESS (UsbBusNumber, IOH_USB_OHCI_DEVICE_NUMBER, IOH_OHCI_FUNCTION_NUMBER, PCI_REG_PCICMD)); 
  CmdReg = (UINT16) (CmdReg | EFI_PCI_COMMAND_MEMORY_SPACE | EFI_PCI_COMMAND_IO_SPACE | EFI_PCI_COMMAND_BUS_MASTER); 
  PciWrite16 (PCI_LIB_ADDRESS (UsbBusNumber, IOH_USB_OHCI_DEVICE_NUMBER, IOH_OHCI_FUNCTION_NUMBER, PCI_REG_PCICMD), CmdReg); 
 
  CmdReg = PciRead16 (PCI_LIB_ADDRESS (UsbBusNumber, IOH_USB_EHCI_DEVICE_NUMBER, IOH_EHCI_FUNCTION_NUMBER, PCI_REG_PCICMD)); 
  CmdReg = (UINT16) (CmdReg | EFI_PCI_COMMAND_MEMORY_SPACE | EFI_PCI_COMMAND_IO_SPACE | EFI_PCI_COMMAND_BUS_MASTER); 
  PciWrite16 (PCI_LIB_ADDRESS (UsbBusNumber, IOH_USB_EHCI_DEVICE_NUMBER, IOH_EHCI_FUNCTION_NUMBER, PCI_REG_PCICMD), CmdReg); 
} 
 
/** 
  Read south cluster GPIO input from Port A. 
 
**/ 
UINT32 
EFIAPI 
ReadIohGpioValues ( 
  VOID 
  ) 
{ 
  UINT32  GipData; 
  UINT32  GipAddr; 
  UINT32  TempBarAddr; 
  UINT16  SaveCmdReg; 
  UINT32  SaveBarReg; 
 
  TempBarAddr = (UINT32) PcdGet64(PcdIohGpioMmioBase); 
 
  GipAddr = PCI_LIB_ADDRESS( 
      PcdGet8 (PcdIohGpioBusNumber), 
      PcdGet8 (PcdIohGpioDevNumber), 
      PcdGet8 (PcdIohGpioFunctionNumber), 0); 
 
  // 
  // Save current settings for PCI CMD/BAR registers. 
  // 
  SaveCmdReg = PciRead16 (GipAddr + PCI_COMMAND_OFFSET); 
  SaveBarReg = PciRead32 (GipAddr + PcdGet8 (PcdIohGpioBarRegister)); 
 
  DEBUG ((EFI_D_INFO, "SC GPIO temporary enable  at %08X\n", TempBarAddr)); 
 
  // Use predefined temporary memory resource. 
  PciWrite32 ( GipAddr + PcdGet8 (PcdIohGpioBarRegister), TempBarAddr); 
  PciWrite8 ( GipAddr + PCI_COMMAND_OFFSET, EFI_PCI_COMMAND_MEMORY_SPACE); 
 
  // Read GPIO configuration 
  GipData = MmioRead32(TempBarAddr + GPIO_EXT_PORTA); 
 
  // 
  // Restore settings for PCI CMD/BAR registers. 
  // 
  PciWrite32 ((GipAddr + PcdGet8 (PcdIohGpioBarRegister)), SaveBarReg); 
  PciWrite16 (GipAddr + PCI_COMMAND_OFFSET, SaveCmdReg); 
 
  // Only 8 bits valid. 
  return GipData & 0x000000FF; 
}