ubuntu20.04 init

hc

2024-03-25 edb30157bad0c0001c32b854271ace01d3b9a16a

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
/** @file 
* 
*  Copyright (c) 2011, ARM Limited. All rights reserved. 
* 
*  SPDX-License-Identifier: BSD-2-Clause-Patent 
* 
**/ 
 
#include <Library/ArmPlatformLib.h> 
#include <Library/DebugLib.h> 
#include <Library/PcdLib.h> 
#include <Library/MemoryAllocationLib.h> 
#include <Library/IoLib.h> 
 
#include <BeagleBoard.h> 
 
#define MAX_VIRTUAL_MEMORY_MAP_DESCRIPTORS          4 
 
/** 
  Return the Virtual Memory Map of your platform 
 
  This Virtual Memory Map is used by MemoryInitPei Module to initialize the MMU on your platform. 
 
  @param[out]   VirtualMemoryMap    Array of ARM_MEMORY_REGION_DESCRIPTOR describing a Physical-to- 
                                    Virtual Memory mapping. This array must be ended by a zero-filled 
                                    entry 
 
**/ 
VOID 
ArmPlatformGetVirtualMemoryMap ( 
  IN ARM_MEMORY_REGION_DESCRIPTOR** VirtualMemoryMap 
  ) 
{ 
  ARM_MEMORY_REGION_ATTRIBUTES  CacheAttributes; 
  UINTN                         Index = 0; 
  ARM_MEMORY_REGION_DESCRIPTOR  *VirtualMemoryTable; 
 
  ASSERT(VirtualMemoryMap != NULL); 
 
  VirtualMemoryTable = (ARM_MEMORY_REGION_DESCRIPTOR*)AllocatePages(EFI_SIZE_TO_PAGES (sizeof(ARM_MEMORY_REGION_DESCRIPTOR) * MAX_VIRTUAL_MEMORY_MAP_DESCRIPTORS)); 
  if (VirtualMemoryTable == NULL) { 
    return; 
  } 
 
  CacheAttributes = DDR_ATTRIBUTES_CACHED; 
 
  // ReMap (Either NOR Flash or DRAM) 
  VirtualMemoryTable[Index].PhysicalBase = PcdGet64 (PcdSystemMemoryBase); 
  VirtualMemoryTable[Index].VirtualBase  = PcdGet64 (PcdSystemMemoryBase); 
  VirtualMemoryTable[Index].Length       = PcdGet64 (PcdSystemMemorySize); 
  VirtualMemoryTable[Index].Attributes   = CacheAttributes; 
 
  // SOC Registers. L3 interconnects 
  VirtualMemoryTable[++Index].PhysicalBase = SOC_REGISTERS_L3_PHYSICAL_BASE; 
  VirtualMemoryTable[Index].VirtualBase  = SOC_REGISTERS_L3_PHYSICAL_BASE; 
  VirtualMemoryTable[Index].Length       = SOC_REGISTERS_L3_PHYSICAL_LENGTH; 
  VirtualMemoryTable[Index].Attributes   = SOC_REGISTERS_L3_ATTRIBUTES; 
 
  // SOC Registers. L4 interconnects 
  VirtualMemoryTable[++Index].PhysicalBase = SOC_REGISTERS_L4_PHYSICAL_BASE; 
  VirtualMemoryTable[Index].VirtualBase  = SOC_REGISTERS_L4_PHYSICAL_BASE; 
  VirtualMemoryTable[Index].Length       = SOC_REGISTERS_L4_PHYSICAL_LENGTH; 
  VirtualMemoryTable[Index].Attributes   = SOC_REGISTERS_L4_ATTRIBUTES; 
 
  // End of Table 
  VirtualMemoryTable[++Index].PhysicalBase = 0; 
  VirtualMemoryTable[Index].VirtualBase  = 0; 
  VirtualMemoryTable[Index].Length       = 0; 
  VirtualMemoryTable[Index].Attributes   = (ARM_MEMORY_REGION_ATTRIBUTES)0; 
 
  ASSERT((Index + 1) == MAX_VIRTUAL_MEMORY_MAP_DESCRIPTORS); 
 
  *VirtualMemoryMap = VirtualMemoryTable; 
}