init

hc

2024-03-22 a0752693d998599af469473b8dc239ef973a012f

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
/** @file 
  Implementation of Fsp Misc UPD Initialization. 
 
 
  Copyright (c) 2019, Intel Corporation. All rights reserved.<BR> 
  SPDX-License-Identifier: BSD-2-Clause-Patent 
**/ 
 
#include <PeiFspPolicyInitLib.h> 
 
#include <Library/MemoryAllocationLib.h> 
#include <Library/HobLib.h> 
 
#define STATUS_CODE_USE_RAM        BIT0 
#define STATUS_CODE_USE_ISA_SERIAL BIT1 
#define STATUS_CODE_USE_USB        BIT2 
#define STATUS_CODE_USE_USB3       BIT3 
#define STATUS_CODE_USE_SERIALIO   BIT4 
#define STATUS_CODE_USE_TRACEHUB   BIT5 
#define STATUS_CODE_CMOS_INVALID   BIT6 
#define STATUS_CODE_CMOS_VALID     BIT7 
/** 
  Performs FSP Misc UPD initialization. 
 
  @param[in][out]  FspmUpd             Pointer to FSPM_UPD Data. 
 
  @retval          EFI_SUCCESS         FSP UPD Data is updated. 
**/ 
EFI_STATUS 
EFIAPI 
PeiFspMiscUpdInitPreMem ( 
  IN OUT FSPM_UPD    *FspmUpd 
  ) 
{ 
  EFI_STATUS                        Status; 
  EFI_PEI_HOB_POINTERS              Hob; 
  DEBUG_CONFIG_DATA_HOB             *DebugConfigData; 
  UINT8                             DebugInterfaces; 
 
  FspmUpd->FspmArchUpd.StackBase = (VOID *)(UINTN)(PcdGet32(PcdTemporaryRamBase) + PcdGet32(PcdTemporaryRamSize) - (PcdGet32(PcdFspTemporaryRamSize) + PcdGet32(PcdFspReservedBufferSize))); 
  FspmUpd->FspmArchUpd.StackSize = PcdGet32(PcdFspTemporaryRamSize); 
 
  Status = PeiServicesGetBootMode (&(FspmUpd->FspmArchUpd.BootMode)); 
  if (EFI_ERROR (Status)) { 
    FspmUpd->FspmArchUpd.BootMode = BOOT_WITH_FULL_CONFIGURATION; 
  } 
 
  FspmUpd->FspmArchUpd.BootLoaderTolumSize = 0x0; 
 
  // 
  // Initialize DebugConfigData 
  // 
  DebugInterfaces = 0x00; 
  Hob.Guid = GetFirstGuidHob (&gDebugConfigHobGuid); 
  if (Hob.Guid != NULL) { 
    DebugConfigData = (DEBUG_CONFIG_DATA_HOB *) GET_GUID_HOB_DATA (Hob.Guid); 
    if (DebugConfigData != NULL) { 
      // Debug Interfaces 
      if (DebugConfigData->RamDebugInterface)      { DebugInterfaces |= STATUS_CODE_USE_RAM; } 
      if (DebugConfigData->UartDebugInterface)     { DebugInterfaces |= STATUS_CODE_USE_ISA_SERIAL; } 
      if (DebugConfigData->Usb3DebugInterface)     { DebugInterfaces |= STATUS_CODE_USE_USB3; } 
      if (DebugConfigData->SerialIoDebugInterface) { DebugInterfaces |= STATUS_CODE_USE_SERIALIO; } 
      if (DebugConfigData->TraceHubDebugInterface) { DebugInterfaces |= STATUS_CODE_USE_TRACEHUB; } 
      FspmUpd->FspmConfig.PcdDebugInterfaceFlags  = DebugInterfaces; 
      // Serial debug message baud rate 
      FspmUpd->FspmConfig.PcdSerialDebugBaudRate  = DebugConfigData->SerialDebugBaudRate; 
      //Serial debug message level 
      FspmUpd->FspmConfig.PcdSerialDebugLevel     = DebugConfigData->SerialDebug; 
    } 
  } 
  DEBUG ((DEBUG_INFO, "FspmConfig.PcdDebugInterfaceFlags is 0x%X\n", FspmUpd->FspmConfig.PcdDebugInterfaceFlags)); 
  DEBUG ((DEBUG_INFO, "FspmUpd->FspmConfig.PcdSerialDebugBaudRate is 0x%X\n", FspmUpd->FspmConfig.PcdSerialDebugBaudRate)); 
  DEBUG ((DEBUG_INFO, "FspmUpd->FspmConfig.PcdSerialDebugLevel is 0x%X\n", FspmUpd->FspmConfig.PcdSerialDebugLevel)); 
 
  return EFI_SUCCESS; 
}