init

hc

2024-03-22 a0752693d998599af469473b8dc239ef973a012f

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
/** @file 
TBT Policy Common definition. 
 
Copyright (c) 2018, Intel Corporation. All rights reserved.<BR> 
SPDX-License-Identifier: BSD-2-Clause-Patent 
 
**/ 
 
#ifndef _TBT_POLICY_COMMON_H_ 
#define _TBT_POLICY_COMMON_H_ 
 
#include <Library/GpioLib.h> 
#include <IndustryStandard/Pci22.h> 
 
#define TYPE_PCIE           0x01 
#define TYPE_PEG            0x02 
 
#pragma pack(push, 1) 
 
// 
// dTBT Force Power GPIO Data Structure 
// 
typedef struct _DTBT_FORCE_POWER_GPIO_CONFIG { 
  UINT8          GpioAccessType;     ///< Where the GPIO comes from [a.k.a how to access the GPIO],Where the GPIO comes from. 0: Disabled; 1: PCH, 2: I/O Expander 
  UINT8          Expander;           ///< Applicable to GpioAccessType = IoExpander {TCA6424A} type 
  GPIO_PAD       GpioPad;                 ///< GPIO Pad Number 
  BOOLEAN        GpioLevel;               ///< 0 = Active Low; 1 = Active High 
  UINT8          Reserved[1];             ///< Reserved for DWORD alignment 
} DTBT_FORCE_POWER_GPIO_CONFIG; 
 
// 
// dTBT CIO Plug Event GPIO Data Structure 
// 
typedef struct _DTBT_CIO_PLUG_EVENT_GPIO_CONFIG { 
  GPIO_PAD       GpioPad;                 ///< GPIO Pad Number 
  UINT32         AcpiGpeSignature;        ///< AcpiPlatform driver will change the XTBT method to the _Lxx or _Exx that we assign in this item. 
  BOOLEAN        AcpiGpeSignaturePorting; ///< 0 = No porting required(for 2-tier GPI GPE event architecture), 1 = Porting required(for 1-tier GPI GPE event architecture) 
  UINT8          Reserved[3];             ///< Reserved for DWORD alignment 
} DTBT_CIO_PLUG_EVENT_GPIO_CONFIG; 
 
// 
// dTBT PCIE Reset GPIO Data Structure 
// 
typedef struct _DTBT_PCIE_RESET_GPIO_CONFIG { 
  GPIO_PAD       GpioPad;                 ///< GPIO Pad Number 
  BOOLEAN        GpioLevel;               ///< 0 = Active Low; 1 = Active High 
  UINT8          Reserved[3];             ///< Reserved for DWORD alignment 
} DTBT_PCIE_RESET_GPIO_CONFIG; 
 
// 
// dTBT Controller Data Structure 
// 
typedef struct _DTBT_CONTROLLER_CONFIG{ 
  UINT8                           DTbtControllerEn; ///< Enable/Disable DTbtController. 
  UINT8                           Type;             ///< 01-Pcie RP, 02- PEG,Reserved. <Specific according to Board Design> 
  UINT8                           PcieRpNumber;     ///< RP Number/ PEG Port (0,1,2) that connecet to dTBT controller. <Specific according to Board Design> 
  DTBT_FORCE_POWER_GPIO_CONFIG    ForcePwrGpio;     ///< The GPIO pin that can force dTBT Power On. <Specific according to Board Design> 
  DTBT_CIO_PLUG_EVENT_GPIO_CONFIG CioPlugEventGpio; ///< The GPIO pin that can generate Hot-Plug event. <Specific according to Board Design> 
  DTBT_PCIE_RESET_GPIO_CONFIG     PcieRstGpio;      ///< The GPIO pin that is use to perform Reset when platform enters to Sx, it is required for platforms where PCI_RST pin connected to Tbt is controlled with GPIO <Specific according to Board Design> 
  UINT8                           Reserved[1];      ///< Reserved for DWORD alignment 
} DTBT_CONTROLLER_CONFIG; 
 
// 
// dTBT Controller Data Structure 
// 
typedef struct _DTBT_COMMON_CONFIG{ 
  UINT8            TbtBootOn;                    ///< Send BootOn Mailbox command when TbtBootOn is enabled. 
  UINT8            TbtUsbOn;                     ///< Send UsbOn Mailbox command when TbtBootOn is enabled. 
  UINT8            Gpio3ForcePwr;                ///< Force GPIO to power on or not 
  UINT16           Gpio3ForcePwrDly;             ///< The delay time after do ForcePwr 
  BOOLEAN          DTbtSharedGpioConfiguration;  ///< Multiple DTBT controllers share the same GPIO pin <Specific according to Board Design> 
  BOOLEAN          PcieRstSupport;               ///< 0 = Not Support, 1 = Supported. it is required for platforms where PCI_RST pin connected to Tbt is controlled with GPIO 
  UINT8            Reserved[1];                  ///< Reserved for DWORD alignment 
} DTBT_COMMON_CONFIG; 
 
#pragma pack(pop) 
 
#endif