hc
2024-03-22 619f0f87159c5dbd2755b1b0a0eb35784be84e7a
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
/*
 * SPDX-License-Identifier: BSD-2-Clause
 *
 * Copyright (c) 2019 Western Digital Corporation or its affiliates.
 *
 * Authors:
 *   Anup Patel <anup.patel@wdc.com>
 */
 
#include <sbi/riscv_io.h>
#include <sbi/riscv_encoding.h>
#include <sbi/sbi_console.h>
#include <sbi/sbi_error.h>
#include <sbi/sbi_string.h>
#include <sbi_utils/irqchip/plic.h>
 
#define PLIC_PRIORITY_BASE 0x0
#define PLIC_PENDING_BASE 0x1000
#define PLIC_ENABLE_BASE 0x2000
#define PLIC_ENABLE_STRIDE 0x80
#define PLIC_CONTEXT_BASE 0x200000
#define PLIC_CONTEXT_STRIDE 0x1000
 
static void plic_set_priority(struct plic_data *plic, u32 source, u32 val)
{
   volatile void *plic_priority = (void *)plic->addr +
           PLIC_PRIORITY_BASE + 4 * source;
   writel(val, plic_priority);
}
 
void plic_set_thresh(struct plic_data *plic, u32 cntxid, u32 val)
{
   volatile void *plic_thresh;
 
   if (!plic)
       return;
 
   plic_thresh = (void *)plic->addr +
             PLIC_CONTEXT_BASE + PLIC_CONTEXT_STRIDE * cntxid;
   writel(val, plic_thresh);
}
 
void plic_set_ie(struct plic_data *plic, u32 cntxid, u32 word_index, u32 val)
{
   volatile void *plic_ie;
 
   if (!plic)
       return;
 
   plic_ie = (void *)plic->addr +
          PLIC_ENABLE_BASE + PLIC_ENABLE_STRIDE * cntxid;
   writel(val, plic_ie + word_index * 4);
}
 
int plic_warm_irqchip_init(struct plic_data *plic,
              int m_cntx_id, int s_cntx_id)
{
   size_t i, ie_words;
 
   if (!plic)
       return SBI_EINVAL;
 
   ie_words = plic->num_src / 32 + 1;
 
   /* By default, disable all IRQs for M-mode of target HART */
   if (m_cntx_id > -1) {
       for (i = 0; i < ie_words; i++)
           plic_set_ie(plic, m_cntx_id, i, 0);
   }
 
   /* By default, disable all IRQs for S-mode of target HART */
   if (s_cntx_id > -1) {
       for (i = 0; i < ie_words; i++)
           plic_set_ie(plic, s_cntx_id, i, 0);
   }
 
   /* By default, disable M-mode threshold */
   if (m_cntx_id > -1)
       plic_set_thresh(plic, m_cntx_id, 0x7);
 
   /* By default, disable S-mode threshold */
   if (s_cntx_id > -1)
       plic_set_thresh(plic, s_cntx_id, 0x7);
 
   return 0;
}
 
int plic_cold_irqchip_init(struct plic_data *plic)
{
   int i;
 
   if (!plic)
       return SBI_EINVAL;
 
   /* Configure default priorities of all IRQs */
   for (i = 1; i <= plic->num_src; i++)
       plic_set_priority(plic, i, 0);
 
   return 0;
}