set hp_det gpio

hc

2024-08-12 233ab1bd4c5697f5cdec94e60206e8c6ac609b4c

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
/*
 * watchdog.c - driver for i.mx on-chip watchdog
 *
 * Licensed under the GPL-2 or later.
 */
 
#include <common.h>
#include <asm/io.h>
#include <watchdog.h>
#include <asm/arch/imx-regs.h>
#include <fsl_wdog.h>
 
#ifdef CONFIG_IMX_WATCHDOG
void hw_watchdog_reset(void)
{
    struct watchdog_regs *wdog = (struct watchdog_regs *)WDOG1_BASE_ADDR;
 
    writew(0x5555, &wdog->wsr);
    writew(0xaaaa, &wdog->wsr);
}
 
void hw_watchdog_init(void)
{
    struct watchdog_regs *wdog = (struct watchdog_regs *)WDOG1_BASE_ADDR;
    u16 timeout;
 
    /*
     * The timer watchdog can be set between
     * 0.5 and 128 Seconds. If not defined
     * in configuration file, sets 128 Seconds
     */
#ifndef CONFIG_WATCHDOG_TIMEOUT_MSECS
#define CONFIG_WATCHDOG_TIMEOUT_MSECS 128000
#endif
    timeout = (CONFIG_WATCHDOG_TIMEOUT_MSECS / 500) - 1;
    writew(WCR_WDZST | WCR_WDBG | WCR_WDE | WCR_WDT | WCR_SRS |
        WCR_WDA | SET_WCR_WT(timeout), &wdog->wcr);
    hw_watchdog_reset();
}
#endif
 
void __attribute__((weak)) reset_cpu(ulong addr)
{
    struct watchdog_regs *wdog = (struct watchdog_regs *)WDOG1_BASE_ADDR;
 
    clrsetbits_le16(&wdog->wcr, WCR_WT_MSK, WCR_WDE);
 
    writew(0x5555, &wdog->wsr);
    writew(0xaaaa, &wdog->wsr);    /* load minimum 1/2 second timeout */
    while (1) {
        /*
         * spin for .5 seconds before reset
         */
    }
}