set hp_det gpio

hc

2024-08-12 233ab1bd4c5697f5cdec94e60206e8c6ac609b4c

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
/*
 * Copyright (C) 2011-2015 Vladimir Zapolskiy <vz@mleia.com>
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#include <common.h>
#include <dm.h>
#include <serial.h>
#include <dm/platform_data/lpc32xx_hsuart.h>
 
#include <asm/arch/uart.h>
#include <linux/compiler.h>
 
DECLARE_GLOBAL_DATA_PTR;
 
struct lpc32xx_hsuart_priv {
    struct hsuart_regs *hsuart;
};
 
static int lpc32xx_serial_setbrg(struct udevice *dev, int baudrate)
{
    struct lpc32xx_hsuart_priv *priv = dev_get_priv(dev);
    struct hsuart_regs *hsuart = priv->hsuart;
    u32 div;
 
    /* UART rate = PERIPH_CLK / ((HSU_RATE + 1) x 14) */
    div = (get_serial_clock() / 14 + baudrate / 2) / baudrate - 1;
    if (div > 255)
        div = 255;
 
    writel(div, &hsuart->rate);
 
    return 0;
}
 
static int lpc32xx_serial_getc(struct udevice *dev)
{
    struct lpc32xx_hsuart_priv *priv = dev_get_priv(dev);
    struct hsuart_regs *hsuart = priv->hsuart;
 
    if (!(readl(&hsuart->level) & HSUART_LEVEL_RX))
        return -EAGAIN;
 
    return readl(&hsuart->rx) & HSUART_RX_DATA;
}
 
static int lpc32xx_serial_putc(struct udevice *dev, const char c)
{
    struct lpc32xx_hsuart_priv *priv = dev_get_priv(dev);
    struct hsuart_regs *hsuart = priv->hsuart;
 
    /* Wait for empty FIFO */
    if (readl(&hsuart->level) & HSUART_LEVEL_TX)
        return -EAGAIN;
 
    writel(c, &hsuart->tx);
 
    return 0;
}
 
static int lpc32xx_serial_pending(struct udevice *dev, bool input)
{
    struct lpc32xx_hsuart_priv *priv = dev_get_priv(dev);
    struct hsuart_regs *hsuart = priv->hsuart;
 
    if (input) {
        if (readl(&hsuart->level) & HSUART_LEVEL_RX)
            return 1;
    } else {
        if (readl(&hsuart->level) & HSUART_LEVEL_TX)
            return 1;
    }
 
    return 0;
}
 
static int lpc32xx_serial_init(struct hsuart_regs *hsuart)
{
    /* Disable hardware RTS and CTS flow control, set up RX and TX FIFO */
    writel(HSUART_CTRL_TMO_16 | HSUART_CTRL_HSU_OFFSET(20) |
           HSUART_CTRL_HSU_RX_TRIG_32 | HSUART_CTRL_HSU_TX_TRIG_0,
           &hsuart->ctrl);
 
    return 0;
}
 
static int lpc32xx_hsuart_probe(struct udevice *dev)
{
    struct lpc32xx_hsuart_platdata *platdata = dev_get_platdata(dev);
    struct lpc32xx_hsuart_priv *priv = dev_get_priv(dev);
 
    priv->hsuart = (struct hsuart_regs *)platdata->base;
 
    lpc32xx_serial_init(priv->hsuart);
 
    return 0;
}
 
static const struct dm_serial_ops lpc32xx_hsuart_ops = {
    .setbrg    = lpc32xx_serial_setbrg,
    .getc    = lpc32xx_serial_getc,
    .putc    = lpc32xx_serial_putc,
    .pending = lpc32xx_serial_pending,
};
 
U_BOOT_DRIVER(lpc32xx_hsuart) = {
    .name    = "lpc32xx_hsuart",
    .id    = UCLASS_SERIAL,
    .probe    = lpc32xx_hsuart_probe,
    .ops    = &lpc32xx_hsuart_ops,
    .priv_auto_alloc_size = sizeof(struct lpc32xx_hsuart_priv),
    .flags    = DM_FLAG_PRE_RELOC,
};