hc
2025-02-14 bbb9540dc49f70f6b703d1c8d1b85fa5f602d86e
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
#ifndef DT_BINDINGS_MEMORY_TEGRA210_MC_H
#define DT_BINDINGS_MEMORY_TEGRA210_MC_H
 
#define TEGRA_SWGROUP_PTC    0
#define TEGRA_SWGROUP_DC    1
#define TEGRA_SWGROUP_DCB    2
#define TEGRA_SWGROUP_AFI    3
#define TEGRA_SWGROUP_AVPC    4
#define TEGRA_SWGROUP_HDA    5
#define TEGRA_SWGROUP_HC    6
#define TEGRA_SWGROUP_NVENC    7
#define TEGRA_SWGROUP_PPCS    8
#define TEGRA_SWGROUP_SATA    9
#define TEGRA_SWGROUP_MPCORE    10
#define TEGRA_SWGROUP_ISP2    11
#define TEGRA_SWGROUP_XUSB_HOST    12
#define TEGRA_SWGROUP_XUSB_DEV    13
#define TEGRA_SWGROUP_ISP2B    14
#define TEGRA_SWGROUP_TSEC    15
#define TEGRA_SWGROUP_A9AVP    16
#define TEGRA_SWGROUP_GPU    17
#define TEGRA_SWGROUP_SDMMC1A    18
#define TEGRA_SWGROUP_SDMMC2A    19
#define TEGRA_SWGROUP_SDMMC3A    20
#define TEGRA_SWGROUP_SDMMC4A    21
#define TEGRA_SWGROUP_VIC    22
#define TEGRA_SWGROUP_VI    23
#define TEGRA_SWGROUP_NVDEC    24
#define TEGRA_SWGROUP_APE    25
#define TEGRA_SWGROUP_NVJPG    26
#define TEGRA_SWGROUP_SE    27
#define TEGRA_SWGROUP_AXIAP    28
#define TEGRA_SWGROUP_ETR    29
#define TEGRA_SWGROUP_TSECB    30
 
#endif