~ljy/RK3588_XEN.git

/*
 * Copyright (C) 2015 Google, Inc
 * Written by Simon Glass <sjg@chromium.org>
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#ifndef _PMIC_RK8XX_H_
#define _PMIC_RK8XX_H_
 
enum {
    REG_SECONDS            = 0x00,
    REG_MINUTES,
    REG_HOURS,
    REG_DAYS,
    REG_MONTHS,
    REG_YEARS,
    REG_WEEKS,
    REG_ALARM_SECONDS,
    REG_ALARM_MINUTES,
    REG_ALARM_HOURS,
    REG_ALARM_DAYS,
    REG_ALARM_MONTHS,
    REG_ALARM_YEARS,
 
    REG_RTC_CTRL            = 0x10,
    REG_RTC_STATUS,
    REG_RTC_INT,
    REG_RTC_COMP_LSB,
    REG_RTC_COMP_MSB,
 
    ID_MSB                = 0x17,
    ID_LSB,
 
    REG_CLK32OUT            = 0x20,
    REG_VB_MON,
    REG_THERMAL,
    REG_DCDC_EN,
    REG_LDO_EN,
    REG_SLEEP_SET_OFF1,
    REG_SLEEP_SET_OFF2,
    REG_DCDC_UV_STS,
    REG_DCDC_UV_ACT,
    REG_LDO_UV_STS,
    REG_LDO_UV_ACT,
    REG_DCDC_PG,
    REG_LDO_PG,
    REG_VOUT_MON_TDB,
    REG_BUCK1_CONFIG,
    REG_BUCK1_ON_VSEL,
    REG_BUCK1_SLP_VSEL,
    REG_BUCK1_DVS_VSEL,
    REG_BUCK2_CONFIG,
    REG_BUCK2_ON_VSEL,
    REG_BUCK2_SLP_VSEL,
    REG_BUCK2_DVS_VSEL,
    REG_BUCK3_CONFIG,
    REG_BUCK4_CONFIG,
    REG_BUCK4_ON_VSEL,
    REG_BUCK4_SLP_VSEL,
    REG_BOOST_CONFIG_REG,
    REG_LDO1_ON_VSEL,
    REG_LDO1_SLP_VSEL,
    REG_LDO2_ON_VSEL,
    REG_LDO2_SLP_VSEL,
    REG_LDO3_ON_VSEL,
    REG_LDO3_SLP_VSEL,
    REG_LDO4_ON_VSEL,
    REG_LDO4_SLP_VSEL,
    REG_LDO5_ON_VSEL,
    REG_LDO5_SLP_VSEL,
    REG_LDO6_ON_VSEL,
    REG_LDO6_SLP_VSEL,
    REG_LDO7_ON_VSEL,
    REG_LDO7_SLP_VSEL,
    REG_LDO8_ON_VSEL,
    REG_LDO8_SLP_VSEL,
    REG_DEVCTRL,
    REG_INT_STS1,
    REG_INT_STS_MSK1,
    REG_INT_STS2,
    REG_INT_STS_MSK2,
    REG_IO_POL,
    REG_OTP_VDD_EN,
    REG_H5V_EN,
    REG_SLEEP_SET_OFF,
    REG_BOOST_LDO9_ON_VSEL,
    REG_BOOST_LDO9_SLP_VSEL,
    REG_BOOST_CTRL,
 
    /* Not sure what this does */
    REG_DCDC_ILMAX            = 0x90,
    REG_CHRG_COMP            = 0x9a,
    REG_SUP_STS            = 0xa0,
    REG_USB_CTRL,
    REG1_CHRG_CTRL,
    REG2_CHRG_CTRL,
    REG3_CHRG_CTRL,
    REG_BAT_CTRL,
    REG_BAT_HTS_TS1,
    REG_BAT_LTS_TS1,
    REG_BAT_HTS_TS2,
    REG_BAT_LTS_TS2,
    REG_TS_CTRL,
    REG_ADC_CTRL,
    REG_ON_SOURCE,
    REG_OFF_SOURCE,
    REG_GGCON,
    REG_GGSTS,
    REG_FRAME_SMP_INTERV,
    REG_AUTO_SLP_CUR_THR,
    REG3_GASCNT_CAL,
    REG2_GASCNT_CAL,
    REG1_GASCNT_CAL,
    REG0_GASCNT_CAL,
    REG3_GASCNT,
    REG2_GASCNT,
    REG1_GASCNT,
    REG0_GASCNT,
    REGH_BAT_CUR_AVG,
    REGL_BAT_CUR_AVG,
    REGH_TS1_ADC,
    REGL_TS1_ADC,
    REGH_TS2_ADC,
    REGL_TS2_ADC,
    REGH_BAT_OCV,
    REGL_BAT_OCV,
    REGH_BAT_VOL,
    REGL_BAT_VOL,
    REGH_RELAX_ENTRY_THRES,
    REGL_RELAX_ENTRY_THRES,
    REGH_RELAX_EXIT_THRES,
    REGL_RELAX_EXIT_THRES,
    REGH_RELAX_VOL1,
    REGL_RELAX_VOL1,
    REGH_RELAX_VOL2,
    REGL_RELAX_VOL2,
    REGH_BAT_CUR_R_CALC,
    REGL_BAT_CUR_R_CALC,
    REGH_BAT_VOL_R_CALC,
    REGL_BAT_VOL_R_CALC,
    REGH_CAL_OFFSET,
    REGL_CAL_OFFSET,
    REG_NON_ACT_TIMER_CNT,
    REGH_VCALIB0,
    REGL_VCALIB0,
    REGH_VCALIB1,
    REGL_VCALIB1,
    REGH_IOFFSET,
    REGL_IOFFSET,
    REG_SOC,
    REG3_REMAIN_CAP,
    REG2_REMAIN_CAP,
    REG1_REMAIN_CAP,
    REG0_REMAIN_CAP,
    REG_UPDAT_LEVE,
    REG3_NEW_FCC,
    REG2_NEW_FCC,
    REG1_NEW_FCC,
    REG0_NEW_FCC,
    REG_NON_ACT_TIMER_CNT_SAVE,
    REG_OCV_VOL_VALID,
    REG_REBOOT_CNT,
    REG_POFFSET,
    REG_MISC_MARK,
    REG_HALT_CNT,
    REGH_CALC_REST,
    REGL_CALC_REST,
    SAVE_DATA19,
    RK808_NUM_OF_REGS,
};
 
enum {
    RK817_REG_SYS_CFG3 = 0xf4,
};
 
enum {
    RK816_REG_DCDC_EN1 = 0x23,
    RK816_REG_DCDC_EN2,
    RK816_REG_DCDC_SLP_EN,
    RK816_REG_LDO_SLP_EN,
    RK816_REG_LDO_EN1 = 0x27,
    RK816_REG_LDO_EN2,
};
 
enum {
    RK805_ID = 0x8050,
    RK806_ID = 0x8060,
    RK808_ID = 0x0000,
    RK809_ID = 0x8090,
    RK816_ID = 0x8160,
    RK817_ID = 0x8170,
    RK818_ID = 0x8180,
};
 
enum {
    RK817_POWER_EN0 = 0xb1,
    RK817_POWER_EN1,
    RK817_POWER_EN2,
    RK817_POWER_EN3,
};
#define RK817_POWER_EN_SAVE0    0x99
#define RK817_POWER_EN_SAVE1    0xa4
 
#define RK817_ID_MSB    0xed
#define RK817_ID_LSB    0xee
#define RK8XX_ID_MSK    0xfff0
 
#define RK817_PMIC_CHRG_TERM    0xe6
#define RK817_PMIC_SYS_CFG1    0xf1
#define RK817_PMIC_SYS_CFG3    0xf4
#define RK817_GPIO_INT_CFG    0xfe
 
#define RK8XX_ON_SOURCE        0xae
#define RK8XX_OFF_SOURCE    0xaf
#define RK817_BUCK4_CMIN    0xc6
#define RK817_ON_SOURCE        0xf5
#define RK817_OFF_SOURCE    0xf6
#define RK817_NUM_OF_REGS    0xff
 
#define RK8XX_DEVCTRL_REG    0x4b
#define RK817_PWRON_KEY        0xf7
#define RK8XX_LP_ACTION_MSK    BIT(6)
#define RK8XX_LP_OFF        (0 << 6)
#define RK8XX_LP_RESTART    (1 << 6)
#define RK8XX_LP_OFF_MSK    BIT(4) | BIT(5)
#define RK8XX_LP_TIME_6S    (0 << 4)
#define RK8XX_LP_TIME_8S    (1 << 4)
#define RK8XX_LP_TIME_10S    (2 << 4)
#define RK8XX_LP_TIME_12S    (3 << 4)
 
/* IRQ definitions */
#define RK8XX_IRQ_PWRON_FALL        0
#define RK8XX_IRQ_PWRON_RISE        1
#define RK8XX_IRQ_PLUG_OUT        2
#define RK8XX_IRQ_PLUG_IN        3
#define RK8XX_IRQ_CHG_OK        4
 
#define RK808_INT_STS_REG1        0x4c
#define RK808_INT_MSK_REG1        0x4d
#define RK808_IRQ_PLUG_OUT_MSK        BIT(1)
 
#define RK805_INT_STS_REG        0x4c
#define RK805_INT_MSK_REG        0x4d
#define RK805_IRQ_PWRON_FALL_MSK    BIT(7)
#define RK805_IRQ_PWRON_RISE_MSK    BIT(0)
 
#define RK806_CHIP_NAME            0x5A
#define RK806_CHIP_VER            0x5B
#define RK806_HW_VER            0x21
#define HW_DUAL_PMIC            0x28
#define HW_SINGLE_PMIC            0xe8
 
#define RK806_CMD_READ            0
#define RK806_CMD_WRITE            BIT(7)
#define RK806_CMD_CRC_EN        BIT(6)
#define RK806_CMD_CRC_DIS        0
#define RK806_CMD_LEN_MSK        0x0f
#define RK806_REG_H            0x00
 
#define RK806_SYS_CFG1            0x5f
#define RK806_PWRCTRL_CONFIG0        0x62
#define RK806_PWRCTRL_CONFIG1        0x63
#define RK806_VSEL_CTR_SEL0        0x64
#define RK806_DVS_CTR_SEL4        0x6e
#define RK806_SYS_CFG3            0x72
#define RK806_PWRON_KEY            0x76
#define RK806_INT_STS0            0x77
#define RK806_INT_MSK0            0x78
#define RK806_INT_STS1            0x79
#define RK806_INT_MSK1            0x7A
#define RK806_GPIO_INT_CONFIG        0x7B
#define RK806_ON_SOURCE            0x74
#define RK806_OFF_SOURCE        0x75
 
#define RK806_IRQ_PWRON_FALL_MSK    BIT(0)
#define RK806_IRQ_PWRON_RISE_MSK    BIT(1)
#define RK806_DEV_OFF            BIT(0)
#define RK806_RST_MODE1            0x01
#define RK806_RST_MODE2            0x02
#define RK806_PWRCTRL_FUN_MSK        0x88
#define RK806_VSEL_CTRL_MSK        0xcc
#define RK806_VSEL_PWRCTRL1        0x11
#define RK806_ENABLE_PWRCTRL        0x04
#define RK806_VERSION_AB        0x01
 
#define RK806_ABNORDET_EN        0x80
#define RK806_VERSION_MSK        0x0f
#define RK806_RESET_FUN_CLR        0x3f
 
/* RK806 buck*/
#define RK806_BUCK_ON_VSEL(n)        (0x1a + n - 1)
#define RK806_BUCK_SLP_VSEL(n)        (0x24 + n - 1)
#define RK806_BUCK_CONFIG(n)        (0x10 + n - 1)
#define RK806_BUCK_VSEL_MASK        0xff
 
/* RK806 LDO */
#define RK806_NLDO_ON_VSEL(n)        (0x43 + n - 1)
#define RK806_NLDO_SLP_VSEL(n)        (0x48 + n - 1)
#define RK806_NLDO_VSEL_MASK        0xff
#define RK806_PLDO_ON_VSEL(n)        (0x4e + n - 1)
#define RK806_PLDO_SLP_VSEL(n)        (0x54 + n - 1)
#define RK806_PLDO_VSEL_MASK        0xff
 
/* RK806 ENABLE */
#define RK806_POWER_EN(n)        (0x00 + n)
#define RK806_NLDO_EN(n)        (0x03 + n)
#define RK806_PLDO_EN(n)        (0x04 + n)
 
#define RK806_BUCK_SUSPEND_EN        0x06
#define RK806_NLDO_SUSPEND_EN        0x07
#define RK806_PLDO_SUSPEND_EN        0x08
 
#define RK806_RAMP_RATE_MASK1        0xc0
#define RK806_RAMP_RATE_REG1(n)        (0x10 + n)
#define RK806_RAMP_RATE_REG1_8        0xeb
#define RK806_RAMP_RATE_REG9_10        0xea
 
#define RK806_RAMP_RATE_4LSB_PER_1CLK    0x00/* LDO 100mV/uS buck 50mV/us */
#define RK806_RAMP_RATE_2LSB_PER_1CLK    0x01/* LDO 50mV/uS buck 25mV/us */
#define RK806_RAMP_RATE_1LSB_PER_1CLK    0x02/* LDO 25mV/uS buck 12.5mV/us */
#define RK806_RAMP_RATE_1LSB_PER_2CLK    0x03/* LDO 12.5mV/uS buck 6.25mV/us */
 
#define RK806_RAMP_RATE_1LSB_PER_4CLK    0x04/* LDO 6.28/2mV/uS buck 3.125mV/us */
#define RK806_RAMP_RATE_1LSB_PER_8CLK    0x05/* LDO 3.12mV/uS buck 1.56mV/us */
#define RK806_RAMP_RATE_1LSB_PER_13CLK    0x06/* LDO 1.9mV/uS buck 961mV/us */
#define RK806_RAMP_RATE_1LSB_PER_32CLK    0x07/* LDO 0.78mV/uS buck 0.39mV/us */
 
#define RK806_PLDO0_2_MSK(pldo)        (BIT(pldo + 5))
#define RK806_PLDO0_2_SET(pldo)        (BIT(pldo + 1) | RK806_PLDO0_2_MSK(pldo))
#define RK806_PLDO0_2_CLR(pldo)        RK806_PLDO0_2_MSK(pldo)
 
#define RK816_INT_STS_REG1        0x49
#define RK816_INT_MSK_REG1        0x4a
#define RK816_INT_STS_REG3        0x4e
#define RK816_INT_STS_MSK_REG3        0x4f
#define RK816_IRQ_PWRON_RISE_MSK    BIT(6)
#define RK816_IRQ_PWRON_FALL_MSK    BIT(5)
#define RK816_IRQ_PLUG_OUT_MSK        BIT(1)
#define RK816_IRQ_CHR_OK_MSK        BIT(2)
 
#define RK818_INT_STS_REG1        0x4c
#define RK818_INT_MSK_REG1        0x4d
#define RK818_IRQ_PLUG_OUT_MSK        BIT(1)
#define RK818_IRQ_CHR_OK_MSK        BIT(2)
 
#define    RK817_INT_STS_REG0        0xf8
#define    RK817_INT_MSK_REG0        0xf9
#define RK817_IRQ_PWRON_FALL_MSK    BIT(0)
#define RK817_IRQ_PWRON_RISE_MSK    BIT(1)
#define RK817_IRQ_PLUG_OUT_MSK        BIT(1)
#define RK817_IRQ_PLUG_IN_MSK        BIT(0)
 
struct reg_data {
    u8 reg;
    u8 val;
    u8 mask;
};
 
struct rk8xx_reg_table {
    char *name;
    u8 reg_ctl;
    u8 reg_vol;
};
 
struct rk8xx_priv {
    struct virq_chip *irq_chip;
    struct spi_slave *slave;
    int variant;
    int irq;
    int lp_off_time;
    int lp_action;
    uint8_t sleep_pin;
    uint8_t rst_fun;
    int not_save_power_en;
    int sys_can_sd;
};
 
int rk8xx_spl_configure_buck(struct udevice *pmic, int buck, int uvolt);
int rk818_spl_configure_usb_input_current(struct udevice *pmic, int current_ma);
int rk818_spl_configure_usb_chrg_shutdown(struct udevice *pmic, int uvolt);
 
#endif