hc
2025-02-14 bbb9540dc49f70f6b703d1c8d1b85fa5f602d86e
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
/*
 * pci.c -- WindRiver SBC8349 PCI board support.
 * Copyright (c) 2006 Wind River Systems, Inc.
 * Copyright (C) 2006-2009 Freescale Semiconductor, Inc.
 *
 * Based on MPC8349 PCI support but w/o PIB related code.
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#include <asm/mmu.h>
#include <asm/io.h>
#include <common.h>
#include <mpc83xx.h>
#include <pci.h>
#include <i2c.h>
#include <asm/fsl_i2c.h>
 
DECLARE_GLOBAL_DATA_PTR;
 
static struct pci_region pci1_regions[] = {
   {
       bus_start: CONFIG_SYS_PCI1_MEM_BASE,
       phys_start: CONFIG_SYS_PCI1_MEM_PHYS,
       size: CONFIG_SYS_PCI1_MEM_SIZE,
       flags: PCI_REGION_MEM | PCI_REGION_PREFETCH
   },
   {
       bus_start: CONFIG_SYS_PCI1_IO_BASE,
       phys_start: CONFIG_SYS_PCI1_IO_PHYS,
       size: CONFIG_SYS_PCI1_IO_SIZE,
       flags: PCI_REGION_IO
   },
   {
       bus_start: CONFIG_SYS_PCI1_MMIO_BASE,
       phys_start: CONFIG_SYS_PCI1_MMIO_PHYS,
       size: CONFIG_SYS_PCI1_MMIO_SIZE,
       flags: PCI_REGION_MEM
   },
};
 
/*
 * pci_init_board()
 *
 * NOTICE: PCI2 is not supported. There is only one
 * physical PCI slot on the board.
 *
 */
void
pci_init_board(void)
{
   volatile immap_t *immr = (volatile immap_t *)CONFIG_SYS_IMMR;
   volatile clk83xx_t *clk = (volatile clk83xx_t *)&immr->clk;
   volatile law83xx_t *pci_law = immr->sysconf.pcilaw;
   struct pci_region *reg[] = { pci1_regions };
 
   /* Enable all 8 PCI_CLK_OUTPUTS */
   clk->occr = 0xff000000;
   udelay(2000);
 
   /* Configure PCI Local Access Windows */
   pci_law[0].bar = CONFIG_SYS_PCI1_MEM_PHYS & LAWBAR_BAR;
   pci_law[0].ar = LAWAR_EN | LAWAR_SIZE_1G;
 
   pci_law[1].bar = CONFIG_SYS_PCI1_IO_PHYS & LAWBAR_BAR;
   pci_law[1].ar = LAWAR_EN | LAWAR_SIZE_4M;
 
   udelay(2000);
 
   mpc83xx_pci_init(1, reg);
}