hc
2025-02-14 bbb9540dc49f70f6b703d1c8d1b85fa5f602d86e
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
/* SPDX-License-Identifier: GPL-2.0 */
/*
 * Copyright (c) 2004 Shannon Holland <holland@loser.net>
 *
 * S3C2410 ADC registers
 */
 
#ifndef __ASM_ARCH_REGS_ADC_H
#define __ASM_ARCH_REGS_ADC_H "regs-adc.h"
 
#define S3C2410_ADCREG(x) (x)
 
#define S3C2410_ADCCON       S3C2410_ADCREG(0x00)
#define S3C2410_ADCTSC       S3C2410_ADCREG(0x04)
#define S3C2410_ADCDLY       S3C2410_ADCREG(0x08)
#define S3C2410_ADCDAT0       S3C2410_ADCREG(0x0C)
#define S3C2410_ADCDAT1       S3C2410_ADCREG(0x10)
#define S3C64XX_ADCUPDN        S3C2410_ADCREG(0x14)
#define S3C2443_ADCMUX        S3C2410_ADCREG(0x18)
#define S3C64XX_ADCCLRINT    S3C2410_ADCREG(0x18)
#define S5P_ADCMUX        S3C2410_ADCREG(0x1C)
#define S3C64XX_ADCCLRINTPNDNUP    S3C2410_ADCREG(0x20)
 
 
/* ADCCON Register Bits */
#define S3C64XX_ADCCON_RESSEL        (1<<16)
#define S3C2410_ADCCON_ECFLG        (1<<15)
#define S3C2410_ADCCON_PRSCEN        (1<<14)
#define S3C2410_ADCCON_PRSCVL(x)    (((x)&0xFF)<<6)
#define S3C2410_ADCCON_PRSCVLMASK    (0xFF<<6)
#define S3C2410_ADCCON_SELMUX(x)    (((x)&0x7)<<3)
#define S3C2410_ADCCON_MUXMASK        (0x7<<3)
#define S3C2416_ADCCON_RESSEL        (1 << 3)
#define S3C2410_ADCCON_STDBM        (1<<2)
#define S3C2410_ADCCON_READ_START    (1<<1)
#define S3C2410_ADCCON_ENABLE_START    (1<<0)
#define S3C2410_ADCCON_STARTMASK    (0x3<<0)
 
 
/* ADCTSC Register Bits */
#define S3C2443_ADCTSC_UD_SEN        (1 << 8)
#define S3C2410_ADCTSC_YM_SEN        (1<<7)
#define S3C2410_ADCTSC_YP_SEN        (1<<6)
#define S3C2410_ADCTSC_XM_SEN        (1<<5)
#define S3C2410_ADCTSC_XP_SEN        (1<<4)
#define S3C2410_ADCTSC_PULL_UP_DISABLE    (1<<3)
#define S3C2410_ADCTSC_AUTO_PST        (1<<2)
#define S3C2410_ADCTSC_XY_PST(x)    (((x)&0x3)<<0)
 
/* ADCDAT0 Bits */
#define S3C2410_ADCDAT0_UPDOWN        (1<<15)
#define S3C2410_ADCDAT0_AUTO_PST    (1<<14)
#define S3C2410_ADCDAT0_XY_PST        (0x3<<12)
#define S3C2410_ADCDAT0_XPDATA_MASK    (0x03FF)
 
/* ADCDAT1 Bits */
#define S3C2410_ADCDAT1_UPDOWN        (1<<15)
#define S3C2410_ADCDAT1_AUTO_PST    (1<<14)
#define S3C2410_ADCDAT1_XY_PST        (0x3<<12)
#define S3C2410_ADCDAT1_YPDATA_MASK    (0x03FF)
 
#endif /* __ASM_ARCH_REGS_ADC_H */