hc
2025-02-14 bbb9540dc49f70f6b703d1c8d1b85fa5f602d86e
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
 
/dts-v1/;
 
#include "rk322x.dtsi"
 
/ {
   model = "Rockchip RK3228 Evaluation board";
   compatible = "rockchip,rk3228-evb", "rockchip,rk3228";
 
   memory@60000000 {
       device_type = "memory";
       reg = <0x60000000 0x40000000>;
   };
 
   vcc_phy: vcc-phy-regulator {
       compatible = "regulator-fixed";
       enable-active-high;
       regulator-name = "vcc_phy";
       regulator-min-microvolt = <1800000>;
       regulator-max-microvolt = <1800000>;
       regulator-always-on;
       regulator-boot-on;
   };
};
 
&emmc {
   cap-mmc-highspeed;
   mmc-ddr-1_8v;
   disable-wp;
   non-removable;
   status = "okay";
};
 
&gmac {
   assigned-clocks = <&cru SCLK_MAC_SRC>;
   assigned-clock-rates = <50000000>;
   clock_in_out = "output";
   phy-supply = <&vcc_phy>;
   phy-mode = "rmii";
   phy-handle = <&phy>;
   status = "okay";
 
   mdio {
       compatible = "snps,dwmac-mdio";
       #address-cells = <1>;
       #size-cells = <0>;
 
       phy: ethernet-phy@0 {
           compatible = "ethernet-phy-id1234.d400", "ethernet-phy-ieee802.3-c22";
           reg = <0>;
           clocks = <&cru SCLK_MAC_PHY>;
           resets = <&cru SRST_MACPHY>;
           phy-is-integrated;
       };
   };
};
 
&tsadc {
   status = "okay";
 
   rockchip,hw-tshut-mode = <0>; /* tshut mode 0:CRU 1:GPIO */
   rockchip,hw-tshut-polarity = <1>; /* tshut polarity 0:LOW 1:HIGH */
};
 
&uart2 {
   status = "okay";
};