init

hc

2024-03-22 a0752693d998599af469473b8dc239ef973a012f

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
/* SPDX-License-Identifier: GPL-2.0 */
#ifndef __ASMARM_ARCH_SCU_H
#define __ASMARM_ARCH_SCU_H
 
#define SCU_PM_NORMAL    0
#define SCU_PM_DORMANT    2
#define SCU_PM_POWEROFF    3
 
#ifndef __ASSEMBLER__
 
#include <linux/errno.h>
#include <asm/cputype.h>
 
static inline bool scu_a9_has_base(void)
{
    return read_cpuid_part() == ARM_CPU_PART_CORTEX_A9;
}
 
static inline unsigned long scu_a9_get_base(void)
{
    unsigned long pa;
 
    asm("mrc p15, 4, %0, c15, c0, 0" : "=r" (pa));
 
    return pa;
}
 
#ifdef CONFIG_HAVE_ARM_SCU
unsigned int scu_get_core_count(void __iomem *);
int scu_power_mode(void __iomem *, unsigned int);
int scu_cpu_power_enable(void __iomem *, unsigned int);
int scu_get_cpu_power_mode(void __iomem *scu_base, unsigned int logical_cpu);
#else
static inline unsigned int scu_get_core_count(void __iomem *scu_base)
{
    return 0;
}
static inline int scu_power_mode(void __iomem *scu_base, unsigned int mode)
{
    return -EINVAL;
}
static inline int scu_cpu_power_enable(void __iomem *scu_base,
                       unsigned int mode)
{
    return -EINVAL;
}
static inline int scu_get_cpu_power_mode(void __iomem *scu_base,
                     unsigned int logical_cpu)
{
    return -EINVAL;
}
#endif
 
#if defined(CONFIG_SMP) && defined(CONFIG_HAVE_ARM_SCU)
void scu_enable(void __iomem *scu_base);
#else
static inline void scu_enable(void __iomem *scu_base) {}
#endif
 
#endif
 
#endif