hc
2024-08-14 93e8ba98c407598d13d8ade71bc7802acfb19c58
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
// SPDX-License-Identifier: GPL-2.0-only
/*
 * Spin Table SMP initialisation
 *
 * Copyright (C) 2013 ARM Ltd.
 */
 
#include <linux/delay.h>
#include <linux/init.h>
#include <linux/of.h>
#include <linux/smp.h>
#include <linux/types.h>
#include <linux/mm.h>
 
#include <asm/cacheflush.h>
#include <asm/cpu_ops.h>
#include <asm/cputype.h>
#include <asm/io.h>
#include <asm/smp_plat.h>
 
extern void secondary_holding_pen(void);
volatile unsigned long __section(".mmuoff.data.read")
secondary_holding_pen_release = INVALID_HWID;
 
static phys_addr_t cpu_release_addr[NR_CPUS];
 
/*
 * Write secondary_holding_pen_release in a way that is guaranteed to be
 * visible to all observers, irrespective of whether they're taking part
 * in coherency or not.  This is necessary for the hotplug code to work
 * reliably.
 */
static void write_pen_release(u64 val)
{
   void *start = (void *)&secondary_holding_pen_release;
   unsigned long size = sizeof(secondary_holding_pen_release);
 
   secondary_holding_pen_release = val;
   __flush_dcache_area(start, size);
}
 
 
static int smp_spin_table_cpu_init(unsigned int cpu)
{
   struct device_node *dn;
   int ret;
 
   dn = of_get_cpu_node(cpu, NULL);
   if (!dn)
       return -ENODEV;
 
   /*
    * Determine the address from which the CPU is polling.
    */
   ret = of_property_read_u64(dn, "cpu-release-addr",
                  &cpu_release_addr[cpu]);
   if (ret)
       pr_err("CPU %d: missing or invalid cpu-release-addr property\n",
              cpu);
 
   of_node_put(dn);
 
   return ret;
}
 
static int smp_spin_table_cpu_prepare(unsigned int cpu)
{
   __le64 __iomem *release_addr;
 
   if (!cpu_release_addr[cpu])
       return -ENODEV;
 
   /*
    * The cpu-release-addr may or may not be inside the linear mapping.
    * As ioremap_cache will either give us a new mapping or reuse the
    * existing linear mapping, we can use it to cover both cases. In
    * either case the memory will be MT_NORMAL.
    */
   release_addr = ioremap_cache(cpu_release_addr[cpu],
                    sizeof(*release_addr));
   if (!release_addr)
       return -ENOMEM;
 
   /*
    * We write the release address as LE regardless of the native
    * endianness of the kernel. Therefore, any boot-loaders that
    * read this address need to convert this address to the
    * boot-loader's endianness before jumping. This is mandated by
    * the boot protocol.
    */
   writeq_relaxed(__pa_function(secondary_holding_pen), release_addr);
   __flush_dcache_area((__force void *)release_addr,
               sizeof(*release_addr));
 
   /*
    * Send an event to wake up the secondary CPU.
    */
   sev();
 
   iounmap(release_addr);
 
   return 0;
}
 
static int smp_spin_table_cpu_boot(unsigned int cpu)
{
   /*
    * Update the pen release flag.
    */
   write_pen_release(cpu_logical_map(cpu));
 
   /*
    * Send an event, causing the secondaries to read pen_release.
    */
   sev();
 
   return 0;
}
 
const struct cpu_operations smp_spin_table_ops = {
   .name        = "spin-table",
   .cpu_init    = smp_spin_table_cpu_init,
   .cpu_prepare    = smp_spin_table_cpu_prepare,
   .cpu_boot    = smp_spin_table_cpu_boot,
};