fix fiq_debugger-set-uart-irq-no-balancing

hc

2024-07-02 39af2116d7581c9a12be9e73bb6bdc31496495ef

1
2
3
4
5
6
STMicroelectronics STM32MP1 Peripheral Reset Controller
=======================================================
 
The RCC IP is both a reset and a clock controller.
 
Please see Documentation/devicetree/bindings/clock/st,stm32mp1-rcc.yaml