hc
2024-08-12 233ab1bd4c5697f5cdec94e60206e8c6ac609b4c
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
/*
 * Configuation settings for MPR2
 *
 * Copyright (C) 2008
 * Mark Jonas <mark.jonas@de.bosch.com>
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#ifndef __MPR2_H
#define __MPR2_H
 
/* Supported commands */
 
/* Default environment variables */
#define CONFIG_BOOTFILE        "/boot/zImage"
#define CONFIG_LOADADDR        0x8E000000
 
/* CPU and platform */
#define CONFIG_CPU_SH7720    1
#define CONFIG_MPR2        1
 
#define CONFIG_DISPLAY_BOARDINFO
 
/* U-Boot internals */
#define CONFIG_SYS_LONGHELP            /* undef to save memory    */
#define CONFIG_SYS_BAUDRATE_TABLE    { 115200 }    /* List of legal baudrate settings for this board */
#define CONFIG_SYS_LOAD_ADDR        (CONFIG_SYS_SDRAM_BASE + 32 * 1024 * 1024)
#define CONFIG_SYS_MONITOR_BASE    CONFIG_SYS_FLASH_BASE
#define CONFIG_SYS_MONITOR_LEN        (128 * 1024)
#define CONFIG_SYS_MALLOC_LEN        (256 * 1024)
 
#define CONFIG_SYS_TEXT_BASE    0x8FFC0000
 
/* Memory */
#define CONFIG_SYS_SDRAM_BASE        0x8C000000
#define CONFIG_SYS_SDRAM_SIZE        (64 * 1024 * 1024)
#define CONFIG_SYS_MEMTEST_START    CONFIG_SYS_SDRAM_BASE
#define CONFIG_SYS_MEMTEST_END        (CONFIG_SYS_MEMTEST_START + (60 * 1024 * 1024))
 
/* Flash */
#define CONFIG_SYS_FLASH_CFI
#define CONFIG_FLASH_CFI_DRIVER
#define CONFIG_SYS_FLASH_EMPTY_INFO
#define CONFIG_SYS_FLASH_BASE        0xA0000000
#define CONFIG_SYS_MAX_FLASH_SECT    256
#define CONFIG_SYS_MAX_FLASH_BANKS    1
#define CONFIG_SYS_FLASH_BANKS_LIST    { CONFIG_SYS_FLASH_BASE }
#define CONFIG_ENV_SECT_SIZE    (128 * 1024)
#define CONFIG_ENV_SIZE        CONFIG_ENV_SECT_SIZE
#define CONFIG_ENV_ADDR        (CONFIG_SYS_MONITOR_BASE + CONFIG_SYS_MONITOR_LEN)
#define CONFIG_SYS_FLASH_ERASE_TOUT    120000
#define CONFIG_SYS_FLASH_WRITE_TOUT    500
 
/* Clocks */
#define CONFIG_SYS_CLK_FREQ    24000000
#define CONFIG_SH_TMU_CLK_FREQ CONFIG_SYS_CLK_FREQ
#define CONFIG_SH_SCIF_CLK_FREQ CONFIG_SYS_CLK_FREQ
#define CONFIG_SYS_TMU_CLK_DIV        4    /* 4 (default), 16, 64, 256 or 1024 */
 
/* UART */
#define CONFIG_CONS_SCIF0    1
 
#endif    /* __MPR2_H */