hc
2024-08-12 233ab1bd4c5697f5cdec94e60206e8c6ac609b4c
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
#
# Copyright 2008-2014 Freescale Semiconductor, Inc.
#
# SPDX-License-Identifier:    GPL-2.0
#
 
obj-$(CONFIG_SYS_FSL_DDR1) += main.o util.o ctrl_regs.o options.o \
               lc_common_dimm_params.o
obj-$(CONFIG_SYS_FSL_DDR2) += main.o util.o ctrl_regs.o options.o \
               lc_common_dimm_params.o
obj-$(CONFIG_SYS_FSL_DDR3) += main.o util.o ctrl_regs.o options.o \
               lc_common_dimm_params.o
obj-$(CONFIG_SYS_FSL_DDR4) += main.o util.o ctrl_regs.o options.o \
               lc_common_dimm_params.o
 
ifdef CONFIG_DDR_SPD
SPD := y
endif
ifdef CONFIG_SPD_EEPROM
SPD := y
endif
ifdef SPD
obj-$(CONFIG_SYS_FSL_DDR1)    += ddr1_dimm_params.o
obj-$(CONFIG_SYS_FSL_DDR2)    += ddr2_dimm_params.o
obj-$(CONFIG_SYS_FSL_DDR3)    += ddr3_dimm_params.o
obj-$(CONFIG_SYS_FSL_DDR4)    += ddr4_dimm_params.o
endif
 
obj-$(CONFIG_FSL_DDR_INTERACTIVE)    += interactive.o
obj-$(CONFIG_SYS_FSL_DDRC_GEN1)    += mpc85xx_ddr_gen1.o
obj-$(CONFIG_SYS_FSL_DDRC_GEN2)    += mpc85xx_ddr_gen2.o
obj-$(CONFIG_SYS_FSL_DDRC_GEN3)    += mpc85xx_ddr_gen3.o
obj-$(CONFIG_SYS_FSL_DDRC_86XX_GEN2)    += mpc86xx_ddr.o
obj-$(CONFIG_SYS_FSL_DDRC_ARM_GEN3)    += arm_ddr_gen3.o
obj-$(CONFIG_SYS_FSL_DDRC_GEN4) += fsl_ddr_gen4.o
obj-$(CONFIG_SYS_FSL_MMDC) += fsl_mmdc.o