disable uart0 uart7 uart9

hc

2023-11-22 983d7f83616922a6439b4352d1b3af488ee27f95

1
2
3
4
5
6
7
8
9
/*
 * Exynos PLL helper functions for clock drivers.
 * Copyright (C) 2016 Samsung Electronics
 * Thomas Abraham <thomas.ab@samsung.com>
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
unsigned long pll145x_get_rate(unsigned int *con1, unsigned long fin_freq);