hc
2023-11-06 15ade055295d13f95d49e3d99b09f3bbfb4a43e7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
/******************************************************************************
 *
 * Copyright(c) 2007 - 2017 Realtek Corporation.
 *
 * This program is free software; you can redistribute it and/or modify it
 * under the terms of version 2 of the GNU General Public License as
 * published by the Free Software Foundation.
 *
 * This program is distributed in the hope that it will be useful, but WITHOUT
 * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
 * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for
 * more details.
 *
 *****************************************************************************/
 
#ifndef    __PHYDMDYMICRXPATH_H__
#define    __PHYDMDYMICRXPATH_H__
 
#define DYNAMIC_RX_PATH_VERSION    "1.0"  /*2016.07.15  Dino */
 
 
#define    DRP_RSSI_TH    35
 
#define INIT_DRP_TIMMER        0
#define CANCEL_DRP_TIMMER        1
#define RELEASE_DRP_TIMMER        2
 
#if (RTL8822B_SUPPORT == 1)
struct drp_rtl8822b_struct {
   enum bb_path    path_judge;
   u16    path_a_cck_fa;
   u16    path_b_cck_fa;
   
};
#endif
 
#ifdef CONFIG_DYNAMIC_RX_PATH
 
enum drp_state_e {
   DRP_INIT_STATE                = 0,
   DRP_TRAINING_STATE_0    = 1,
   DRP_TRAINING_STATE_1        = 2,
   DRP_TRAINING_STATE_2        = 3,
   DRP_DECISION_STATE        = 4
};
 
enum adjustable_value_e {
   DRP_TRAINING_TIME        = 0,
   DRP_TRAINING_PERIOD    = 1,
   DRP_RSSI_THRESHOLD    = 2,
   DRP_FA_THRESHOLD        = 3,
   DRP_FA_DIFF_THRESHOLD = 4
};
 
struct _DYNAMIC_RX_PATH_ {
   u8            curr_rx_path;
   u8            drp_state;
   u16            training_time;
   u8            rssi_threshold;
   u32            fa_count_thresold;
   u32            fa_diff_threshold;
   u32            curr_cca_all_cnt_0;
   u32            curr_fa_all_cnt_0;
   u32            curr_cca_all_cnt_1;
   u32            curr_fa_all_cnt_1;
   u32            curr_cca_all_cnt_2;
   u32            curr_fa_all_cnt_2;
   u8            drp_skip_counter;
   u8            drp_period;
   u8            drp_init_finished;
 
#if (DM_ODM_SUPPORT_TYPE == ODM_WIN)
#if USE_WORKITEM
   RT_WORK_ITEM    phydm_dynamic_rx_path_workitem;
#endif
#endif
   struct timer_list        phydm_dynamic_rx_path_timer;
 
};
 
 
 
void
phydm_process_phy_status_for_dynamic_rx_path(
   void            *p_dm_void,
   void            *p_phy_info_void,
   void            *p_pkt_info_void
);
 
void
phydm_dynamic_rx_path(
   void            *p_dm_void
);
 
#if (DM_ODM_SUPPORT_TYPE == ODM_WIN)
void
phydm_dynamic_rx_path_callback(
   struct timer_list        *p_timer
);
 
void
phydm_dynamic_rx_path_workitem_callback(
   void        *p_context
);
 
#else if (DM_ODM_SUPPORT_TYPE == ODM_CE)
 
void
phydm_dynamic_rx_path_callback(
   void *function_context
);
 
#endif
 
void
phydm_dynamic_rx_path_timers(
   void        *p_dm_void,
   u8        state
);
 
void
phydm_dynamic_rx_path_init(
   void            *p_dm_void
);
 
void
phydm_drp_debug(
   void        *p_dm_void,
   u32        *const dm_value,
   u32        *_used,
   char            *output,
   u32        *_out_len
);
 
void
phydm_dynamic_rx_path_caller(
   void            *p_dm_void
);
 
#endif
#endif