hc
2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
   Functions of Armada CP110 pin controller
   Function 0x0 for any MPP ID activates GPIO pin mode
   Function 0xc for any MPP ID activates DEBUG_BUS pin mode
-------------------------------------------------------------------------------
MPP#    0x1            0x2        0x3        0x4
-------------------------------------------------------------------------------
0    DEV_ALE[1]        AU_I2SMCLK    GE0_RXD[3]    TDM_PCLK
1    DEV_ALE[0]        AU_I2SDO_SPDIFO    GE0_RXD[2]    TDM_DRX
2    DEV_AD[15]        AU_I2SEXTCLK    GE0_RXD[1]    TDM_DTX
3    DEV_AD[14]        AU_I2SLRCLK    GE0_RXD[0]    TDM_FSYNC
4    DEV_AD[13]        AU_I2SBCLK    GE0_RXCTL    TDM_RSTn
5    DEV_AD[12]        AU_I2SDI    GE0_RXCLK    TDM_INTn
6    DEV_AD[11]        -        GE0_TXD[3]    SPI0_CSn[2]
7    DEV_AD[10]        -        GE0_TXD[2]    SPI0_CSn[1]
8    DEV_AD[9]        -        GE0_TXD[1]    SPI0_CSn[0]
9    DEV_AD[8]        -        GE0_TXD[0]    SPI0_MOSI
10    DEV_READYn        -        GE0_TXCTL    SPI0_MISO
11    DEV_WEn[1]        -        GE0_TXCLKOUT    SPI0_CLK
12    DEV_CLK_OUT        NF_RBn[1]    SPI1_CSn[1]    GE0_RXCLK
13    DEV_BURSTn        NF_RBn[0]    SPI1_MISO    GE0_RXCTL
14    DEV_BOOTCSn        DEV_CSn[0]    SPI1_CSn[0]    SPI0_CSn[3]
15    DEV_AD[7]        -        SPI1_MOSI    -
16    DEV_AD[6]        -        SPI1_CLK    -
17    DEV_AD[5]        -        -        GE0_TXD[3]
18    DEV_AD[4]        -        -        GE0_TXD[2]
19    DEV_AD[3]        -        -        GE0_TXD[1]
20    DEV_AD[2]        -        -        GE0_TXD[0]
21    DEV_AD[1]        -        -        GE0_TXCTL
22    DEV_AD[0]        -        -        GE0_TXCLKOUT
23    DEV_A[1]        -        -        -
24    DEV_A[0]        -        -        -
25    DEV_OEn    -        -        -        -
26    DEV_WEn[0]        -        -        -
27    DEV_CSn[0]        SPI1_MISO    MSS_GPIO[4]    GE0_RXD[3]
28    DEV_CSn[1]        SPI1_CSn[0]    MSS_GPIO[5]    GE0_RXD[2]
29    DEV_CSn[2]        SPI1_MOSI    MSS_GPIO[6]    GE0_RXD[1]
30    DEV_CSn[3]        SPI1_CLK    MSS_GPIO[7]    GE0_RXD[0]
31    DEV_A[2]        -        MSS_GPIO[4]    -
32    MII_COL            MII_TXERR    MSS_SPI_MISO    TDM_DRX
33    MII_TXCLK        SDIO_PWR1[0]    MSS_SPI_CSn    TDM_FSYNC
34    MII_RXERR        SDIO_PWR1[1]    MSS_SPI_MOSI    TDM_DTX
35    SATA1_PRESENT_ACTIVEn    TWSI1_SDA    MSS_SPI_CLK    TDM_PCLK
36    SYNCE2_CLK        TWSI1_SCK    PTP_CLK        SYNCE1_CLK
37    UART2_RXD        TWSI0_SCK    PTP_PCLK_OUT    TDM_INTn
38    UART2_TXD        TWSI0_SDA    PTP_PULSE    TDM_RSTn
39    SDIO_WR_PROTECT        -    -    AU_I2SBCLK    PTP_CLK
40    SDIO_PWR1[1]        SYNCE1_CLK    MSS_TWSI_SDA    AU_I2SDO_SPDIFO
41    SDIO_PWR1[0]        SDIO_BUS_PWR    MSS_TWSI_SCK    AU_I2SLRCLK
42    SDIO_V18_EN        SDIO_WR_PROTECT    SYNCE2_CLK    AU_I2SMCLK
43    SDIO_CARD_DETECT    -        SYNCE1_CLK    AU_I2SEXTCLK
44    GE1_TXD[2]        -        -        -
45    GE1_TXD[3]        -        -        -
46    GE1_TXD[1]        -        -        -
47    GE1_TXD[0]        -        -        -
48    GE1_TXCTL_MII_TXEN    -        -        -
49    GE1_TXCLKOUT        MII_CRS        -        -
50    GE1_RXCLK        MSS_TWSI_SDA    -        -
51    GE1_RXD[0]        MSS_TWSI_SCK    -        -
52    GE1_RXD[1]        SYNCE1_CLK    -        SYNCE2_CLK
53    GE1_RXD[2]        -        PTP_CLK        -
54    GE1_RXD[3]        SYNCE2_CLK    PTP_PCLK_OUT    SYNCE1_CLK
55    GE1_RXCTL_MII_RXDV    -        PTP_PULSE    -
56    -            -        -        TDM_DRX
57    -            MSS_TWSI_SDA    PTP_PCLK_OUT    TDM_INTn
58    -            MSS_TWSI_SCK    PTP_CLK        TDM_RSTn
59    MSS_GPIO[7]        SYNCE2_CLK    -        TDM_FSYNC
60    MSS_GPIO[6]        -        PTP_PULSE    TDM_DTX
61    MSS_GPIO[5]        -        PTP_CLK        TDM_PCLK
62    MSS_GPIO[4]        SYNCE1_CLK    PTP_PCLK_OUT    -
 
-------------------------------------------------------------------------------
MPP#    0x5            0x6            0x7
-------------------------------------------------------------------------------
0    -            PTP_PULSE        MSS_TWSI_SDA
1    -            PTP_CLK            MSS_TWSI_SCK
2    MSS_UART_RXD        PTP_PCLK_OUT        TWSI1_SCK
3    MSS_UART_TXD        PCIe_RSTOUTn        TWSI1_SDA
4    MSS_UART_RXD        UART1_CTS        PCIe0_CLKREQ
5    MSS_UART_TXD        UART1_RTS        PCIe1_CLKREQ
6    AU_I2SEXTCLK        SATA1_PRESENT_ACTIVEn    PCIe2_CLKREQ
7    SPI1_CSn[1]        SATA0_PRESENT_ACTIVEn    LED_DATA
8    SPI1_CSn[0]        UART0_CTS        LED_STB
9    SPI1_MOSI        -            PCIe_RSTOUTn
10    SPI1_MISO        UART0_CTS        SATA1_PRESENT_ACTIVEn
11    SPI1_CLK        UART0_RTS        LED_CLK
12    -            -            -
13    -            -            -
14    AU_I2SEXTCLK        SPI0_MISO        SATA0_PRESENT_ACTIVEn
15    -            SPI0_MOSI        -
16    -            -            -
17    -            -            -
18    -            -            -
19    -            -            -
20    -            -            -
21    -            -            -
22    -            -            -
23    AU_I2SMCLK        -            -
24    AU_I2SLRCLK        -            -
25    AU_I2SDO_SPDIFO        -            -
26    AU_I2SBCLK        -            -
27    SPI0_CSn[4]        -            -
28    SPI0_CSn[5]        PCIe2_CLKREQ        PTP_PULSE
29    SPI0_CSn[6]        PCIe1_CLKREQ        PTP_CLK
30    SPI0_CSn[7]        PCIe0_CLKREQ        PTP_PCLK_OUT
31    -            PCIe_RSTOUTn        -
32    AU_I2SEXTCLK        AU_I2SDI        GE_MDIO
33    AU_I2SMCLK        SDIO_BUS_PWR        -
34    AU_I2SLRCLK        SDIO_WR_PROTECT        GE_MDC
35    AU_I2SDO_SPDIFO        SDIO_CARD_DETECT    XG_MDIO
36    AU_I2SBCLK        SATA0_PRESENT_ACTIVEn    XG_MDC
37    MSS_TWSI_SCK        SATA1_PRESENT_ACTIVEn    GE_MDC
38    MSS_TWSI_SDA        SATA0_PRESENT_ACTIVEn    GE_MDIO
39    SPI0_CSn[1]        -            -
40    PTP_PCLK_OUT        SPI0_CLK        UART1_TXD
41    PTP_PULSE        SPI0_MOSI        UART1_RXD
42    MSS_UART_TXD        SPI0_MISO        UART1_CTS
43    MSS_UART_RXD        SPI0_CSn[0]        UART1_RTS
44    -            -            UART0_RTS
45    -            -            UART0_TXD
46    -            -            UART1_RTS
47    SPI1_CLK        -            UART1_TXD
48    SPI1_MOSI        -            -
49    SPI1_MISO        -            UART1_RXD
50    SPI1_CSn[0]        UART2_TXD        UART0_RXD
51    SPI1_CSn[1]        UART2_RXD        UART0_CTS
52    SPI1_CSn[2]        -            UART1_CTS
53    SPI1_CSn[3]        -            UART1_RXD
54    -            -            -
55    -            -            -
56    AU_I2SDO_SPDIFO        SPI0_CLK        UART1_RXD
57    AU_I2SBCLK        SPI0_MOSI        UART1_TXD
58    AU_I2SDI        SPI0_MISO        UART1_CTS
59    AU_I2SLRCLK        SPI0_CSn[0]        UART0_CTS
60    AU_I2SMCLK        SPI0_CSn[1]        UART0_RTS
61    AU_I2SEXTCLK        SPI0_CSn[2]        UART0_TXD
62    SATA1_PRESENT_ACTIVEn    SPI0_CSn[3]        UART0_RXD
 
-------------------------------------------------------------------------------
MPP#    0x8            0x9            0xA
-------------------------------------------------------------------------------
0    UART0_RXD        SATA0_PRESENT_ACTIVEn    GE_MDIO
1    UART0_TXD        SATA1_PRESENT_ACTIVEn    GE_MDC
2    UART1_RXD        SATA0_PRESENT_ACTIVEn    XG_MDC
3    UART1_TXD        SATA1_PRESENT_ACTIVEn    XG_MDIO
4    UART3_RXD        -            GE_MDC
5    UART3_TXD        -            GE_MDIO
6    UART0_RXD        PTP_PULSE        -
7    UART0_TXD        PTP_CLK            -
8    UART2_RXD        PTP_PCLK_OUT        SYNCE1_CLK
9    -            -            SYNCE2_CLK
10    -            -            -
11    UART2_TXD        SATA0_PRESENT_ACTIVEn    -
12    -            -            -
13    MSS_SPI_MISO        -            -
14    MSS_SPI_CSn        -            -
15    MSS_SPI_MOSI        -            -
16    MSS_SPI_CLK        -            -
17    -            -            -
18    -            -            -
19    -            -            -
20    -            -            -
21    -            -            -
22    -            -            -
23    -            -            -
24    -            -            -
25    -            -            -
26    -            -            -
27    GE_MDIO            SATA0_PRESENT_ACTIVEn    UART0_RTS
28    GE_MDC            SATA1_PRESENT_ACTIVEn    UART0_CTS
29    MSS_TWSI_SDA        SATA0_PRESENT_ACTIVEn    UART0_RXD
30    MSS_TWSI_SCK        SATA1_PRESENT_ACTIVEn    UART0_TXD
31    GE_MDC            -            -
32    SDIO_V18_EN        PCIe1_CLKREQ        MSS_GPIO[0]
33    XG_MDIO            PCIe2_CLKREQ        MSS_GPIO[1]
34    -            PCIe0_CLKREQ        MSS_GPIO[2]
35    GE_MDIO            PCIe_RSTOUTn        MSS_GPIO[3]
36    GE_MDC            PCIe2_CLKREQ        MSS_GPIO[5]
37    XG_MDC            PCIe1_CLKREQ        MSS_GPIO[6]
38    XG_MDIO            AU_I2SEXTCLK        MSS_GPIO[7]
39    SATA1_PRESENT_ACTIVEn                MSS_GPIO[0]
40    GE_MDIO            SATA0_PRESENT_ACTIVEn    MSS_GPIO[1]
41    GE_MDC            SATA1_PRESENT_ACTIVEn    MSS_GPIO[2]
42    XG_MDC            SATA0_PRESENT_ACTIVEn    MSS_GPIO[4]
43    XG_MDIO            SATA1_PRESENT_ACTIVEn    MSS_GPIO[5]
44    -            -            -
45    -            PCIe_RSTOUTn        -
46    -            -            -
47    GE_MDC            CLKOUT            -
48    XG_MDC            -            -
49    GE_MDIO            PCIe0_CLKREQ        SDIO_V18_EN
50    XG_MDIO            -            SDIO_PWR1[1]
51    -            -            SDIO_PWR1[0]
52    LED_CLK            PCIe_RSTOUTn        PCIe0_CLKREQ
53    LED_STB            -            -
54    LED_DATA        -            SDIO_HW_RST
55    -            -            SDIO_LED
56    -            SATA1_PRESENT_ACTIVEn    -
57    -            SATA0_PRESENT_ACTIVEn    -
58    LED_CLK            -            -
59    LED_STB            UART1_TXD        -
60    LED_DATA        UART1_RXD        -
61    UART2_TXD        SATA1_PRESENT_ACTIVEn    GE_MDIO
62    UART2_RXD        SATA0_PRESENT_ACTIVEn    GE_MDC
 
-------------------------------------------------------------------------------
MPP#    0xB            0xD            0xE
-------------------------------------------------------------------------------
0    -            -            -
1    -            -            -
2    -            -            -
3    -            -            -
4    -            -            -
5    -            -            -
6    -            -            -
7    -            -            -
8    -            -            -
9    -            -            -
10    -            -            -
11    -            CLKOUT_MPP_11        -
12    -            -            -
13    -            -            -
14    -            -            -
15    PTP_PULSE_CP2CP        SAR_IN[5]        -
16    -            SAR_IN[3]        -
17    -            SAR_IN[6]        -
18    PTP_CLK_CP2CP        SAR_IN[11]        -
19    WAKEUP_OUT_CP2CP    SAR_IN[7]        -
20    -            SAR_IN[9]        -
21    SEI_IN_CP2CP        SAR_IN[8]        -
22    WAKEUP_IN_CP2CP        SAR_IN[10]        -
23    LINK_RD_IN_CP2CP    SAR_IN[4]        -
24    -            -            -
25    -            CLKOUT_MPP_25        -
26    -            SAR_IN[0]        -
27    REI_IN_CP2CP        SAR_IN[1]        -
28    LED_DATA        SAR_IN[2]        -
29    LED_STB            AVS_FB_IN_CP2CP        -
30    LED_CLK            SAR_IN[13]        -
31    -            -            -
32    -            SAR_CP2CP_OUT[0]    -
33    -            SAR_CP2CP_OUT[1]    -
34    -            SAR_CP2CP_OUT[2]    -
35    -            SAR_CP2CP_OUT[3]    -
36    -            CLKIN            -
37    LINK_RD_OUT_CP2CP    SAR_CP2CP_OUT[4]    -
38    PTP_PULSE_CP2CP        SAR_CP2CP_OUT[5]    -
39    -            AVS_FB_OUT_CP2CP    -
40    -            -            -
41    REI_OUT_CP2CP        -            -
42    -            SAR_CP2CP_OUT[9]    -
43    WAKEUP_OUT_CP2CP    SAR_CP2CP_OUT[10]    -
44    PTP_CLK_CP2CP        SAR_CP2CP_OUT[11]    -
45    -            SAR_CP2CP_OUT[6]    -
46    -            SAR_CP2CP_OUT[13]    -
47    -            -            -
48    WAKEUP_IN_CP2CP        SAR_CP2CP_OUT[7]    -
49    SEI_OUT_CP2CP        SAR_CP2CP_OUT[8]    -
50    -            -            -
51    -            -            -
52    -            -            -
53    SDIO_LED        -            -
54    SDIO_WR_PROTECT        -            -
55    SDIO_CARD_DETECT    -            -
56    -            -            SDIO0_CLK
57    -            -            SDIO0_CMD
58    -            -            SDIO0_D[0]
59    -            -            SDIO0_D[1]
60    -            -            SDIO0_D[2]
61    -            -            SDIO0_D[3]
62    -            -            -