hc
2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
/*
 * (C) Copyright 2013
 * David Feng <fenghua@phytium.com.cn>
 * Sharma Bhupesh <bhupesh.sharma@freescale.com>
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
#include <common.h>
#include <dm.h>
#include <malloc.h>
#include <errno.h>
#include <netdev.h>
#include <asm/io.h>
#include <linux/compiler.h>
#include <dm/platform_data/serial_pl01x.h>
#include "pcie.h"
#include <asm/armv8/mmu.h>
 
DECLARE_GLOBAL_DATA_PTR;
 
static const struct pl01x_serial_platdata serial_platdata = {
   .base = V2M_UART0,
   .type = TYPE_PL011,
   .clock = CONFIG_PL011_CLOCK,
};
 
U_BOOT_DEVICE(vexpress_serials) = {
   .name = "serial_pl01x",
   .platdata = &serial_platdata,
};
 
static struct mm_region vexpress64_mem_map[] = {
   {
       .virt = 0x0UL,
       .phys = 0x0UL,
       .size = 0x80000000UL,
       .attrs = PTE_BLOCK_MEMTYPE(MT_DEVICE_NGNRNE) |
            PTE_BLOCK_NON_SHARE |
            PTE_BLOCK_PXN | PTE_BLOCK_UXN
   }, {
       .virt = 0x80000000UL,
       .phys = 0x80000000UL,
       .size = 0xff80000000UL,
       .attrs = PTE_BLOCK_MEMTYPE(MT_NORMAL) |
            PTE_BLOCK_INNER_SHARE
   }, {
       /* List terminator */
       0,
   }
};
 
struct mm_region *mem_map = vexpress64_mem_map;
 
/* This function gets replaced by platforms supporting PCIe.
 * The replacement function, eg. on Juno, initialises the PCIe bus.
 */
__weak void vexpress64_pcie_init(void)
{
}
 
int board_init(void)
{
   vexpress64_pcie_init();
   return 0;
}
 
int dram_init(void)
{
   gd->ram_size = PHYS_SDRAM_1_SIZE;
   return 0;
}
 
int dram_init_banksize(void)
{
   gd->bd->bi_dram[0].start = PHYS_SDRAM_1;
   gd->bd->bi_dram[0].size = PHYS_SDRAM_1_SIZE;
#ifdef PHYS_SDRAM_2
   gd->bd->bi_dram[1].start = PHYS_SDRAM_2;
   gd->bd->bi_dram[1].size = PHYS_SDRAM_2_SIZE;
#endif
 
   return 0;
}
 
/*
 * Board specific reset that is system reset.
 */
void reset_cpu(ulong addr)
{
}
 
/*
 * Board specific ethernet initialization routine.
 */
int board_eth_init(bd_t *bis)
{
   int rc = 0;
#ifdef CONFIG_SMC91111
   rc = smc91111_initialize(0, CONFIG_SMC91111_BASE);
#endif
#ifdef CONFIG_SMC911X
   rc = smc911x_initialize(0, CONFIG_SMC911X_BASE);
#endif
   return rc;
}