hc
2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
/*
 * (C) Copyright 2002
 * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#include <common.h>
#include <asm/cache.h>
#include <watchdog.h>
 
void flush_cache(ulong start_addr, ulong size)
{
#ifndef CONFIG_5xx
   ulong addr, start, end;
 
   start = start_addr & ~(CONFIG_SYS_CACHELINE_SIZE - 1);
   end = start_addr + size - 1;
 
   for (addr = start; (addr <= end) && (addr >= start);
           addr += CONFIG_SYS_CACHELINE_SIZE) {
       asm volatile("dcbst 0,%0" : : "r" (addr) : "memory");
       WATCHDOG_RESET();
   }
   /* wait for all dcbst to complete on bus */
   asm volatile("sync" : : : "memory");
 
   for (addr = start; (addr <= end) && (addr >= start);
           addr += CONFIG_SYS_CACHELINE_SIZE) {
       asm volatile("icbi 0,%0" : : "r" (addr) : "memory");
       WATCHDOG_RESET();
   }
   asm volatile("sync" : : : "memory");
   /* flush prefetch queue */
   asm volatile("isync" : : : "memory");
#endif
}