hc
2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
/*
 * (C) Copyright 2017
 * Christophe Leroy, CS Systemes d'Information, christophe.leroy@c-s.fr
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#include <common.h>
#include <asm/processor.h>
#include <asm/ppc.h>
#include <asm/io.h>
#include <asm/mmu.h>
 
int icache_status(void)
{
   return !!(mfspr(IC_CST) & IDC_ENABLED);
}
 
void icache_enable(void)
{
   sync();
   mtspr(IC_CST, IDC_INVALL);
   mtspr(IC_CST, IDC_ENABLE);
}
 
void icache_disable(void)
{
   sync();
   mtspr(IC_CST, IDC_DISABLE);
}
 
int dcache_status(void)
{
   return !!(mfspr(IC_CST) & IDC_ENABLED);
}
 
void dcache_enable(void)
{
   mtspr(MD_CTR, MD_RESETVAL);    /* Set cache mode with MMU off */
   mtspr(DC_CST, IDC_INVALL);
   mtspr(DC_CST, IDC_ENABLE);
}
 
void dcache_disable(void)
{
   sync();
   mtspr(DC_CST, IDC_DISABLE);
   mtspr(DC_CST, IDC_INVALL);
}