hc
2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
/*
 * EMIF programming
 *
 * (C) Copyright 2010
 * Texas Instruments, <www.ti.com>
 *
 * Aneesh V <aneesh@ti.com>
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#include <common.h>
#include <asm/emif.h>
#include <asm/arch/sys_proto.h>
#include <asm/utils.h>
 
#ifndef CONFIG_SYS_EMIF_PRECALCULATED_TIMING_REGS
u32 *const T_num = (u32 *)OMAP_SRAM_SCRATCH_EMIF_T_NUM;
u32 *const T_den = (u32 *)OMAP_SRAM_SCRATCH_EMIF_T_DEN;
#endif
 
#ifdef CONFIG_SYS_DEFAULT_LPDDR2_TIMINGS
/* Base AC Timing values specified by JESD209-2 for 400MHz operation */
static const struct lpddr2_ac_timings timings_jedec_400_mhz = {
   .max_freq = 400000000,
   .RL = 6,
   .tRPab = 21,
   .tRCD = 18,
   .tWR = 15,
   .tRASmin = 42,
   .tRRD = 10,
   .tWTRx2 = 15,
   .tXSR = 140,
   .tXPx2 = 15,
   .tRFCab = 130,
   .tRTPx2 = 15,
   .tCKE = 3,
   .tCKESR = 15,
   .tZQCS = 90,
   .tZQCL = 360,
   .tZQINIT = 1000,
   .tDQSCKMAXx2 = 11,
   .tRASmax = 70,
   .tFAW = 50
};
 
/* Base AC Timing values specified by JESD209-2 for 200 MHz operation */
static const struct lpddr2_ac_timings timings_jedec_200_mhz = {
   .max_freq = 200000000,
   .RL = 3,
   .tRPab = 21,
   .tRCD = 18,
   .tWR = 15,
   .tRASmin = 42,
   .tRRD = 10,
   .tWTRx2 = 20,
   .tXSR = 140,
   .tXPx2 = 15,
   .tRFCab = 130,
   .tRTPx2 = 15,
   .tCKE = 3,
   .tCKESR = 15,
   .tZQCS = 90,
   .tZQCL = 360,
   .tZQINIT = 1000,
   .tDQSCKMAXx2 = 11,
   .tRASmax = 70,
   .tFAW = 50
};
 
/*
 * Min tCK values specified by JESD209-2
 * Min tCK specifies the minimum duration of some AC timing parameters in terms
 * of the number of cycles. If the calculated number of cycles based on the
 * absolute time value is less than the min tCK value, min tCK value should
 * be used instead. This typically happens at low frequencies.
 */
static const struct lpddr2_min_tck min_tck_jedec = {
   .tRL = 3,
   .tRP_AB = 3,
   .tRCD = 3,
   .tWR = 3,
   .tRAS_MIN = 3,
   .tRRD = 2,
   .tWTR = 2,
   .tXP = 2,
   .tRTP = 2,
   .tCKE = 3,
   .tCKESR = 3,
   .tFAW = 8
};
 
static const struct lpddr2_ac_timings const*
           jedec_ac_timings[MAX_NUM_SPEEDBINS] = {
   &timings_jedec_200_mhz,
   &timings_jedec_400_mhz
};
 
const struct lpddr2_device_timings jedec_default_timings = {
   .ac_timings = jedec_ac_timings,
   .min_tck = &min_tck_jedec
};
 
void emif_get_device_timings(u32 emif_nr,
       const struct lpddr2_device_timings **cs0_device_timings,
       const struct lpddr2_device_timings **cs1_device_timings)
{
   /* Assume Identical devices on EMIF1 & EMIF2 */
   *cs0_device_timings = &jedec_default_timings;
   *cs1_device_timings = &jedec_default_timings;
}
#endif /* CONFIG_SYS_DEFAULT_LPDDR2_TIMINGS */