add wifi6 8852be driver

hc

2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
/*
 * Copyright (C) 2012 Samsung Electronics
 * Donghwa Lee <dh09.lee@samsung.com>
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#include <common.h>
#include <asm/io.h>
#include <asm/arch/system.h>
 
static void exynos5_set_usbhost_mode(unsigned int mode)
{
    struct exynos5_sysreg *sysreg =
        (struct exynos5_sysreg *)samsung_get_base_sysreg();
 
    /* Setting USB20PHY_CONFIG register to USB 2.0 HOST link */
    if (mode == USB20_PHY_CFG_HOST_LINK_EN) {
        setbits_le32(&sysreg->usb20phy_cfg,
                USB20_PHY_CFG_HOST_LINK_EN);
    } else {
        clrbits_le32(&sysreg->usb20phy_cfg,
                USB20_PHY_CFG_HOST_LINK_EN);
    }
}
 
void set_usbhost_mode(unsigned int mode)
{
    if (cpu_is_exynos5())
        exynos5_set_usbhost_mode(mode);
}
 
static void exynos4_set_system_display(void)
{
    struct exynos4_sysreg *sysreg =
        (struct exynos4_sysreg *)samsung_get_base_sysreg();
    unsigned int cfg = 0;
 
    /*
     * system register path set
     * 0: MIE/MDNIE
     * 1: FIMD Bypass
     */
    cfg = readl(&sysreg->display_ctrl);
    cfg |= (1 << 1);
    writel(cfg, &sysreg->display_ctrl);
}
 
static void exynos5_set_system_display(void)
{
    struct exynos5_sysreg *sysreg =
        (struct exynos5_sysreg *)samsung_get_base_sysreg();
    unsigned int cfg = 0;
 
    /*
     * system register path set
     * 0: MIE/MDNIE
     * 1: FIMD Bypass
     */
    cfg = readl(&sysreg->disp1blk_cfg);
    cfg |= (1 << 15);
    writel(cfg, &sysreg->disp1blk_cfg);
}
 
void set_system_display_ctrl(void)
{
    if (cpu_is_exynos4())
        exynos4_set_system_display();
    else
        exynos5_set_system_display();
}