hc
2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
/*
 * (C) Copyright 2010 Linaro
 * Matt Waddel, <matt.waddel@linaro.org>
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
#ifndef _SYSCTRL_H_
#define _SYSCTRL_H_
 
/* System controller (SP810) register definitions */
#define SP810_TIMER0_ENSEL    (1 << 15)
#define SP810_TIMER1_ENSEL    (1 << 17)
#define SP810_TIMER2_ENSEL    (1 << 19)
#define SP810_TIMER3_ENSEL    (1 << 21)
 
struct sysctrl {
   u32 scctrl;        /* 0x000 */
   u32 scsysstat;
   u32 scimctrl;
   u32 scimstat;
   u32 scxtalctrl;
   u32 scpllctrl;
   u32 scpllfctrl;
   u32 scperctrl0;
   u32 scperctrl1;
   u32 scperen;
   u32 scperdis;
   u32 scperclken;
   u32 scperstat;
   u32 res1[0x006];
   u32 scflashctrl;    /* 0x04c */
   u32 res2[0x3a4];
   u32 scsysid0;        /* 0xee0 */
   u32 scsysid1;
   u32 scsysid2;
   u32 scsysid3;
   u32 scitcr;
   u32 scitir0;
   u32 scitir1;
   u32 scitor;
   u32 sccntctrl;
   u32 sccntdata;
   u32 sccntstep;
   u32 res3[0x32];
   u32 scperiphid0;    /* 0xfe0 */
   u32 scperiphid1;
   u32 scperiphid2;
   u32 scperiphid3;
   u32 scpcellid0;
   u32 scpcellid1;
   u32 scpcellid2;
   u32 scpcellid3;
};
#endif /* _SYSCTRL_H_ */