add wifi6 8852be driver

hc

2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
/*
 * (C) Copyright 2006
 * Markus Klotzbuecher, DENX Software Engineering <mk@denx.de>
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#include <common.h>
 
#if defined(CONFIG_USB_OHCI_NEW) && defined(CONFIG_SYS_USB_OHCI_CPU_INIT)
# if defined(CONFIG_CPU_MONAHANS) || defined(CONFIG_CPU_PXA27X)
 
#include <asm/arch/pxa-regs.h>
#include <asm/io.h>
#include <usb.h>
 
int usb_cpu_init(void)
{
#if defined(CONFIG_CPU_MONAHANS)
    /* Enable USB host clock. */
    writel(readl(CKENA) | CKENA_2_USBHOST | CKENA_20_UDC, CKENA);
    udelay(100);
#endif
#if defined(CONFIG_CPU_PXA27X)
    /* Enable USB host clock. */
    writel(readl(CKEN) | CKEN10_USBHOST, CKEN);
#endif
 
#if defined(CONFIG_CPU_MONAHANS)
    /* Configure Port 2 for Host (USB Client Registers) */
    writel(0x3000c, UP2OCR);
#endif
 
    writel(readl(UHCHR) | UHCHR_FHR, UHCHR);
    mdelay(11);
    writel(readl(UHCHR) & ~UHCHR_FHR, UHCHR);
 
    writel(readl(UHCHR) | UHCHR_FSBIR, UHCHR);
    while (readl(UHCHR) & UHCHR_FSBIR)
        udelay(1);
 
#if defined(CONFIG_CPU_MONAHANS) || defined(CONFIG_PXA27X)
    writel(readl(UHCHR) & ~UHCHR_SSEP0, UHCHR);
#endif
#if defined(CONFIG_CPU_PXA27X)
    writel(readl(UHCHR) & ~UHCHR_SSEP2, UHCHR);
#endif
    writel(readl(UHCHR) & ~(UHCHR_SSEP1 | UHCHR_SSE), UHCHR);
 
    return 0;
}
 
int usb_cpu_stop(void)
{
    writel(readl(UHCHR) | UHCHR_FHR, UHCHR);
    udelay(11);
    writel(readl(UHCHR) & ~UHCHR_FHR, UHCHR);
 
    writel(readl(UHCCOMS) | UHCCOMS_HCR, UHCCOMS);
    udelay(10);
 
#if defined(CONFIG_CPU_MONAHANS) || defined(CONFIG_PXA27X)
    writel(readl(UHCHR) | UHCHR_SSEP0, UHCHR);
#endif
#if defined(CONFIG_CPU_PXA27X)
    writel(readl(UHCHR) | UHCHR_SSEP2, UHCHR);
#endif
    writel(readl(UHCHR) | UHCHR_SSEP1 | UHCHR_SSE, UHCHR);
 
#if defined(CONFIG_CPU_MONAHANS)
    /* Disable USB host clock. */
    writel(readl(CKENA) & ~(CKENA_2_USBHOST | CKENA_20_UDC), CKENA);
    udelay(100);
#endif
#if defined(CONFIG_CPU_PXA27X)
    /* Disable USB host clock. */
    writel(readl(CKEN) & ~CKEN10_USBHOST, CKEN);
#endif
 
    return 0;
}
 
int usb_cpu_init_fail(void)
{
    return usb_cpu_stop();
}
 
# endif /* defined(CONFIG_CPU_MONAHANS) || defined(CONFIG_CPU_PXA27X) */
#endif /* defined(CONFIG_USB_OHCI) && defined(CONFIG_SYS_USB_OHCI_CPU_INIT) */