add wifi6 8852be driver

hc

2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
// SPDX-License-Identifier: GPL-2.0-only
/*
 * Copyright (c) 2014, The Linux Foundation. All rights reserved.
 */
 
#include <linux/kernel.h>
#include <linux/bitops.h>
#include <linux/regmap.h>
#include <linux/export.h>
 
#include "clk-regmap-divider.h"
 
static inline struct clk_regmap_div *to_clk_regmap_div(struct clk_hw *hw)
{
    return container_of(to_clk_regmap(hw), struct clk_regmap_div, clkr);
}
 
static long div_round_ro_rate(struct clk_hw *hw, unsigned long rate,
                  unsigned long *prate)
{
    struct clk_regmap_div *divider = to_clk_regmap_div(hw);
    struct clk_regmap *clkr = &divider->clkr;
    u32 val;
 
    regmap_read(clkr->regmap, divider->reg, &val);
    val >>= divider->shift;
    val &= BIT(divider->width) - 1;
 
    return divider_ro_round_rate(hw, rate, prate, NULL, divider->width,
                     CLK_DIVIDER_ROUND_CLOSEST, val);
}
 
static long div_round_rate(struct clk_hw *hw, unsigned long rate,
               unsigned long *prate)
{
    struct clk_regmap_div *divider = to_clk_regmap_div(hw);
 
    return divider_round_rate(hw, rate, prate, NULL, divider->width,
                  CLK_DIVIDER_ROUND_CLOSEST);
}
 
static int div_set_rate(struct clk_hw *hw, unsigned long rate,
            unsigned long parent_rate)
{
    struct clk_regmap_div *divider = to_clk_regmap_div(hw);
    struct clk_regmap *clkr = &divider->clkr;
    u32 div;
 
    div = divider_get_val(rate, parent_rate, NULL, divider->width,
                  CLK_DIVIDER_ROUND_CLOSEST);
 
    return regmap_update_bits(clkr->regmap, divider->reg,
                  (BIT(divider->width) - 1) << divider->shift,
                  div << divider->shift);
}
 
static unsigned long div_recalc_rate(struct clk_hw *hw,
                     unsigned long parent_rate)
{
    struct clk_regmap_div *divider = to_clk_regmap_div(hw);
    struct clk_regmap *clkr = &divider->clkr;
    u32 div;
 
    regmap_read(clkr->regmap, divider->reg, &div);
    div >>= divider->shift;
    div &= BIT(divider->width) - 1;
 
    return divider_recalc_rate(hw, parent_rate, div, NULL,
                   CLK_DIVIDER_ROUND_CLOSEST, divider->width);
}
 
const struct clk_ops clk_regmap_div_ops = {
    .round_rate = div_round_rate,
    .set_rate = div_set_rate,
    .recalc_rate = div_recalc_rate,
};
EXPORT_SYMBOL_GPL(clk_regmap_div_ops);
 
const struct clk_ops clk_regmap_div_ro_ops = {
    .round_rate = div_round_ro_rate,
    .recalc_rate = div_recalc_rate,
};
EXPORT_SYMBOL_GPL(clk_regmap_div_ro_ops);