hc
2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
// SPDX-License-Identifier: GPL-2.0+
/*
 * Copyright 2018 NXP
 *    Dong Aisheng <aisheng.dong@nxp.com>
 */
 
#include <linux/bits.h>
#include <linux/clk-provider.h>
#include <linux/err.h>
#include <linux/io.h>
#include <linux/slab.h>
#include <linux/spinlock.h>
 
#include "clk-scu.h"
 
static DEFINE_SPINLOCK(imx_lpcg_scu_lock);
 
#define CLK_GATE_SCU_LPCG_MASK        0x3
#define CLK_GATE_SCU_LPCG_HW_SEL    BIT(0)
#define CLK_GATE_SCU_LPCG_SW_SEL    BIT(1)
 
/*
 * struct clk_lpcg_scu - Description of LPCG clock
 *
 * @hw: clk_hw of this LPCG
 * @reg: register of this LPCG clock
 * @bit_idx: bit index of this LPCG clock
 * @hw_gate: HW auto gate enable
 *
 * This structure describes one LPCG clock
 */
struct clk_lpcg_scu {
   struct clk_hw hw;
   void __iomem *reg;
   u8 bit_idx;
   bool hw_gate;
};
 
#define to_clk_lpcg_scu(_hw) container_of(_hw, struct clk_lpcg_scu, hw)
 
static int clk_lpcg_scu_enable(struct clk_hw *hw)
{
   struct clk_lpcg_scu *clk = to_clk_lpcg_scu(hw);
   unsigned long flags;
   u32 reg, val;
 
   spin_lock_irqsave(&imx_lpcg_scu_lock, flags);
 
   reg = readl_relaxed(clk->reg);
   reg &= ~(CLK_GATE_SCU_LPCG_MASK << clk->bit_idx);
 
   val = CLK_GATE_SCU_LPCG_SW_SEL;
   if (clk->hw_gate)
       val |= CLK_GATE_SCU_LPCG_HW_SEL;
 
   reg |= val << clk->bit_idx;
   writel(reg, clk->reg);
 
   spin_unlock_irqrestore(&imx_lpcg_scu_lock, flags);
 
   return 0;
}
 
static void clk_lpcg_scu_disable(struct clk_hw *hw)
{
   struct clk_lpcg_scu *clk = to_clk_lpcg_scu(hw);
   unsigned long flags;
   u32 reg;
 
   spin_lock_irqsave(&imx_lpcg_scu_lock, flags);
 
   reg = readl_relaxed(clk->reg);
   reg &= ~(CLK_GATE_SCU_LPCG_MASK << clk->bit_idx);
   writel(reg, clk->reg);
 
   spin_unlock_irqrestore(&imx_lpcg_scu_lock, flags);
}
 
static const struct clk_ops clk_lpcg_scu_ops = {
   .enable = clk_lpcg_scu_enable,
   .disable = clk_lpcg_scu_disable,
};
 
struct clk_hw *imx_clk_lpcg_scu(const char *name, const char *parent_name,
               unsigned long flags, void __iomem *reg,
               u8 bit_idx, bool hw_gate)
{
   struct clk_lpcg_scu *clk;
   struct clk_init_data init;
   struct clk_hw *hw;
   int ret;
 
   clk = kzalloc(sizeof(*clk), GFP_KERNEL);
   if (!clk)
       return ERR_PTR(-ENOMEM);
 
   clk->reg = reg;
   clk->bit_idx = bit_idx;
   clk->hw_gate = hw_gate;
 
   init.name = name;
   init.ops = &clk_lpcg_scu_ops;
   init.flags = CLK_SET_RATE_PARENT | flags;
   init.parent_names = parent_name ? &parent_name : NULL;
   init.num_parents = parent_name ? 1 : 0;
 
   clk->hw.init = &init;
 
   hw = &clk->hw;
   ret = clk_hw_register(NULL, hw);
   if (ret) {
       kfree(clk);
       hw = ERR_PTR(ret);
   }
 
   return hw;
}