add wifi6 8852be driver

hc

2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
// SPDX-License-Identifier: GPL-2.0+
//
// OWL mux clock driver
//
// Copyright (c) 2014 Actions Semi Inc.
// Author: David Liu <liuwei@actions-semi.com>
//
// Copyright (c) 2018 Linaro Ltd.
// Author: Manivannan Sadhasivam <manivannan.sadhasivam@linaro.org>
 
#include <linux/clk-provider.h>
#include <linux/regmap.h>
 
#include "owl-mux.h"
 
u8 owl_mux_helper_get_parent(const struct owl_clk_common *common,
                 const struct owl_mux_hw *mux_hw)
{
    u32 reg;
    u8 parent;
 
    regmap_read(common->regmap, mux_hw->reg, &reg);
    parent = reg >> mux_hw->shift;
    parent &= BIT(mux_hw->width) - 1;
 
    return parent;
}
 
static u8 owl_mux_get_parent(struct clk_hw *hw)
{
    struct owl_mux *mux = hw_to_owl_mux(hw);
 
    return owl_mux_helper_get_parent(&mux->common, &mux->mux_hw);
}
 
int owl_mux_helper_set_parent(const struct owl_clk_common *common,
                  struct owl_mux_hw *mux_hw, u8 index)
{
    u32 reg;
 
    regmap_read(common->regmap, mux_hw->reg, &reg);
    reg &= ~GENMASK(mux_hw->width + mux_hw->shift - 1, mux_hw->shift);
    regmap_write(common->regmap, mux_hw->reg,
            reg | (index << mux_hw->shift));
 
    return 0;
}
 
static int owl_mux_set_parent(struct clk_hw *hw, u8 index)
{
    struct owl_mux *mux = hw_to_owl_mux(hw);
 
    return owl_mux_helper_set_parent(&mux->common, &mux->mux_hw, index);
}
 
const struct clk_ops owl_mux_ops = {
    .get_parent = owl_mux_get_parent,
    .set_parent = owl_mux_set_parent,
    .determine_rate = __clk_mux_determine_rate,
};