add wifi6 8852be driver

hc

2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
// SPDX-License-Identifier: GPL-2.0-or-later
/*
 * DMA coherent memory allocation.
 *
 * Copyright (C) 2002 - 2005 Tensilica Inc.
 * Copyright (C) 2015 Cadence Design Systems Inc.
 *
 * Based on version for i386.
 *
 * Chris Zankel <chris@zankel.net>
 * Joe Taylor <joe@tensilica.com, joetylr@yahoo.com>
 */
 
#include <linux/dma-map-ops.h>
#include <linux/dma-direct.h>
#include <linux/gfp.h>
#include <linux/highmem.h>
#include <linux/mm.h>
#include <linux/types.h>
#include <asm/cacheflush.h>
#include <asm/io.h>
#include <asm/platform.h>
 
static void do_cache_op(phys_addr_t paddr, size_t size,
            void (*fn)(unsigned long, unsigned long))
{
    unsigned long off = paddr & (PAGE_SIZE - 1);
    unsigned long pfn = PFN_DOWN(paddr);
    struct page *page = pfn_to_page(pfn);
 
    if (!PageHighMem(page))
        fn((unsigned long)phys_to_virt(paddr), size);
    else
        while (size > 0) {
            size_t sz = min_t(size_t, size, PAGE_SIZE - off);
            void *vaddr = kmap_atomic(page);
 
            fn((unsigned long)vaddr + off, sz);
            kunmap_atomic(vaddr);
            off = 0;
            ++page;
            size -= sz;
        }
}
 
void arch_sync_dma_for_cpu(phys_addr_t paddr, size_t size,
        enum dma_data_direction dir)
{
    switch (dir) {
    case DMA_BIDIRECTIONAL:
    case DMA_FROM_DEVICE:
        do_cache_op(paddr, size, __invalidate_dcache_range);
        break;
 
    case DMA_NONE:
        BUG();
        break;
 
    default:
        break;
    }
}
 
void arch_sync_dma_for_device(phys_addr_t paddr, size_t size,
        enum dma_data_direction dir)
{
    switch (dir) {
    case DMA_BIDIRECTIONAL:
    case DMA_TO_DEVICE:
        if (XCHAL_DCACHE_IS_WRITEBACK)
            do_cache_op(paddr, size, __flush_dcache_range);
        break;
 
    case DMA_NONE:
        BUG();
        break;
 
    default:
        break;
    }
}
 
void arch_dma_prep_coherent(struct page *page, size_t size)
{
    __invalidate_dcache_range((unsigned long)page_address(page), size);
}
 
/*
 * Memory caching is platform-dependent in noMMU xtensa configurations.
 * This function should be implemented in platform code in order to enable
 * coherent DMA memory operations when CONFIG_MMU is not enabled.
 */
#ifdef CONFIG_MMU
void *arch_dma_set_uncached(void *p, size_t size)
{
    return p + XCHAL_KSEG_BYPASS_VADDR - XCHAL_KSEG_CACHED_VADDR;
}
#endif /* CONFIG_MMU */