hc
2024-12-19 9370bb92b2d16684ee45cf24e879c93c509162da
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
// SPDX-License-Identifier: GPL-2.0
// Copyright (C) 2005-2017 Andes Technology Corporation
 
#include <linux/types.h>
#include <linux/mm.h>
#include <linux/dma-map-ops.h>
#include <linux/cache.h>
#include <linux/highmem.h>
#include <asm/cacheflush.h>
#include <asm/tlbflush.h>
#include <asm/proc-fns.h>
 
static inline void cache_op(phys_addr_t paddr, size_t size,
       void (*fn)(unsigned long start, unsigned long end))
{
   struct page *page = pfn_to_page(paddr >> PAGE_SHIFT);
   unsigned offset = paddr & ~PAGE_MASK;
   size_t left = size;
   unsigned long start;
 
   do {
       size_t len = left;
 
       if (PageHighMem(page)) {
           void *addr;
 
           if (offset + len > PAGE_SIZE) {
               if (offset >= PAGE_SIZE) {
                   page += offset >> PAGE_SHIFT;
                   offset &= ~PAGE_MASK;
               }
               len = PAGE_SIZE - offset;
           }
 
           addr = kmap_atomic(page);
           start = (unsigned long)(addr + offset);
           fn(start, start + len);
           kunmap_atomic(addr);
       } else {
           start = (unsigned long)phys_to_virt(paddr);
           fn(start, start + size);
       }
       offset = 0;
       page++;
       left -= len;
   } while (left);
}
 
void arch_sync_dma_for_device(phys_addr_t paddr, size_t size,
       enum dma_data_direction dir)
{
   switch (dir) {
   case DMA_FROM_DEVICE:
       break;
   case DMA_TO_DEVICE:
   case DMA_BIDIRECTIONAL:
       cache_op(paddr, size, cpu_dma_wb_range);
       break;
   default:
       BUG();
   }
}
 
void arch_sync_dma_for_cpu(phys_addr_t paddr, size_t size,
       enum dma_data_direction dir)
{
   switch (dir) {
   case DMA_TO_DEVICE:
       break;
   case DMA_FROM_DEVICE:
   case DMA_BIDIRECTIONAL:
       cache_op(paddr, size, cpu_dma_inval_range);
       break;
   default:
       BUG();
   }
}
 
void arch_dma_prep_coherent(struct page *page, size_t size)
{
   cache_op(page_to_phys(page), size, cpu_dma_wbinval_range);
}