hc
2023-11-22 f743a7adbd6e230d66a6206fa115b59fec2d88eb
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
/*
 * Copyright 2008-2014 Freescale Semiconductor, Inc.
 *
 * SPDX-License-Identifier:    GPL-2.0+
 *
 */
 
#ifndef __JR_H
#define __JR_H
 
#include <linux/compiler.h>
 
#define JR_SIZE 4
/* Timeout currently defined as 90 sec */
#define CONFIG_SEC_DEQ_TIMEOUT    90000000U
 
#define DEFAULT_JR_ID        0
#define DEFAULT_JR_LIODN    0
#define DEFAULT_IRQ        0    /* Interrupts not to be configured */
 
#define MCFGR_SWRST       ((uint32_t)(1)<<31) /* Software Reset */
#define MCFGR_DMA_RST     ((uint32_t)(1)<<28) /* DMA Reset */
#define MCFGR_PS_SHIFT          16
#define MCFGR_AWCACHE_SHIFT    8
#define MCFGR_AWCACHE_MASK    (0xf << MCFGR_AWCACHE_SHIFT)
#define MCFGR_ARCACHE_SHIFT    12
#define MCFGR_ARCACHE_MASK    (0xf << MCFGR_ARCACHE_SHIFT)
 
#define JR_INTMASK      0x00000001
#define JRCR_RESET                  0x01
#define JRINT_ERR_HALT_INPROGRESS   0x4
#define JRINT_ERR_HALT_MASK         0xc
#define JRNSLIODN_SHIFT        16
#define JRNSLIODN_MASK        0x0fff0000
#define JRSLIODN_SHIFT        0
#define JRSLIODN_MASK        0x00000fff
 
#define JQ_DEQ_ERR        -1
#define JQ_DEQ_TO_ERR        -2
#define JQ_ENQ_ERR        -3
 
struct op_ring {
   phys_addr_t desc;
   uint32_t status;
} __packed;
 
struct jr_info {
   void (*callback)(uint32_t status, void *arg);
   phys_addr_t desc_phys_addr;
   uint32_t desc_len;
   uint32_t op_done;
   void *arg;
};
 
struct jobring {
   int jq_id;
   int irq;
   int liodn;
   /* Head is the index where software would enq the descriptor in
    * the i/p ring
    */
   int head;
   /* Tail index would be used by s/w ehile enqueuing to determine if
    * there is any space left in the s/w maintained i/p rings
    */
   /* Also in case of deq tail will be incremented only in case of
    * in-order job completion
    */
   int tail;
   /* Read index of the output ring. It may not match with tail in case
    * of out of order completetion
    */
   int read_idx;
   /* Write index to input ring. Would be always equal to head */
   int write_idx;
   /* Size of the rings. */
   int size;
   /* Op ring size aligned to cache line size */
   int op_size;
   /* The ip and output rings have to be accessed by SEC. So the
    * pointers will ahve to point to the housekeeping region provided
    * by SEC
    */
   /*Circular  Ring of i/p descriptors */
   dma_addr_t *input_ring;
   /* Circular Ring of o/p descriptors */
   /* Circula Ring containing info regarding descriptors in i/p
    * and o/p ring
    */
   /* This ring can be on the stack */
   struct jr_info info[JR_SIZE];
   struct op_ring *output_ring;
   /* Offset in CCSR to the SEC engine to which this JR belongs */
   uint32_t sec_offset;
 
};
 
struct result {
   int done;
   uint32_t status;
};
 
void caam_jr_strstatus(u32 status);
int run_descriptor_jr(uint32_t *desc);
 
#endif