hc
2023-11-22 f743a7adbd6e230d66a6206fa115b59fec2d88eb
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
// SPDX-License-Identifier: GPL-2.0
/*
 * Dynamic DMA mapping support.
 */
 
#include <linux/types.h>
#include <linux/mm.h>
#include <linux/string.h>
#include <linux/pci.h>
#include <linux/module.h>
#include <linux/dmar.h>
#include <asm/iommu.h>
#include <asm/machvec.h>
#include <linux/dma-mapping.h>
#include <linux/kernel.h>
#include <asm/page.h>
 
dma_addr_t bad_dma_address __read_mostly;
EXPORT_SYMBOL(bad_dma_address);
 
static int iommu_sac_force __read_mostly;
 
int no_iommu __read_mostly;
#ifdef CONFIG_IOMMU_DEBUG
int force_iommu __read_mostly = 1;
#else
int force_iommu __read_mostly;
#endif
 
int iommu_pass_through;
 
extern struct dma_map_ops intel_dma_ops;
 
static int __init pci_iommu_init(void)
{
   if (iommu_detected)
       intel_iommu_init();
 
   return 0;
}
 
/* Must execute after PCI subsystem */
fs_initcall(pci_iommu_init);
 
void pci_iommu_shutdown(void)
{
   return;
}
 
void __init
iommu_dma_init(void)
{
   return;
}
 
int iommu_dma_supported(struct device *dev, u64 mask)
{
   /* Copied from i386. Doesn't make much sense, because it will
      only work for pci_alloc_coherent.
      The caller just has to use GFP_DMA in this case. */
   if (mask < DMA_BIT_MASK(24))
       return 0;
 
   /* Tell the device to use SAC when IOMMU force is on.  This
      allows the driver to use cheaper accesses in some cases.
 
      Problem with this is that if we overflow the IOMMU area and
      return DAC as fallback address the device may not handle it
      correctly.
 
      As a special case some controllers have a 39bit address
      mode that is as efficient as 32bit (aic79xx). Don't force
      SAC for these.  Assume all masks <= 40 bits are of this
      type. Normally this doesn't make any difference, but gives
      more gentle handling of IOMMU overflow. */
   if (iommu_sac_force && (mask >= DMA_BIT_MASK(40))) {
       dev_info(dev, "Force SAC with mask %llx\n", mask);
       return 0;
   }
 
   return 1;
}
EXPORT_SYMBOL(iommu_dma_supported);
 
void __init pci_iommu_alloc(void)
{
   dma_ops = &intel_dma_ops;
 
   intel_dma_ops.sync_single_for_cpu = machvec_dma_sync_single;
   intel_dma_ops.sync_sg_for_cpu = machvec_dma_sync_sg;
   intel_dma_ops.sync_single_for_device = machvec_dma_sync_single;
   intel_dma_ops.sync_sg_for_device = machvec_dma_sync_sg;
   intel_dma_ops.dma_supported = iommu_dma_supported;
 
   /*
    * The order of these functions is important for
    * fall-back/fail-over reasons
    */
   detect_intel_iommu();
 
#ifdef CONFIG_SWIOTLB
   if (!iommu_detected) {
#ifdef CONFIG_IA64_GENERIC
       printk(KERN_INFO "PCI-DMA: Re-initialize machine vector.\n");
       machvec_init("dig");
       swiotlb_dma_init();
#else
       panic("Unable to find Intel IOMMU");
#endif /* CONFIG_IA64_GENERIC */
   }
#endif /* CONFIG_SWIOTLB */
}