write in 30M

hc

2024-02-20 ea08eeccae9297f7aabd2ef7f0c2517ac4549acc

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
#include <dt-bindings/clock/ast2500-scu.h>
#include <dt-bindings/reset/ast2500-reset.h>
 
#include "ast2500.dtsi"
 
/ {
    scu: clock-controller@1e6e2000 {
        compatible = "aspeed,ast2500-scu";
        reg = <0x1e6e2000 0x1000>;
        u-boot,dm-pre-reloc;
        #clock-cells = <1>;
        #reset-cells = <1>;
    };
 
    rst: reset-controller {
        u-boot,dm-pre-reloc;
        compatible = "aspeed,ast2500-reset";
        aspeed,wdt = <&wdt1>;
        #reset-cells = <1>;
    };
 
    sdrammc: sdrammc@1e6e0000 {
        u-boot,dm-pre-reloc;
        compatible = "aspeed,ast2500-sdrammc";
        reg = <0x1e6e0000 0x174
            0x1e6e0200 0x1d4 >;
        #reset-cells = <1>;
        clocks = <&scu PLL_MPLL>;
        resets = <&rst AST_RESET_SDRAM>;
    };
 
    ahb {
        u-boot,dm-pre-reloc;
 
        apb {
            u-boot,dm-pre-reloc;
        };
 
    };
};
 
&uart1 {
    clocks = <&scu PCLK_UART1>;
};
 
&uart2 {
    clocks = <&scu PCLK_UART2>;
};
 
&uart3 {
    clocks = <&scu PCLK_UART3>;
};
 
&uart4 {
    clocks = <&scu PCLK_UART4>;
};
 
&uart5 {
    clocks = <&scu PCLK_UART5>;
};
 
&timer {
    u-boot,dm-pre-reloc;
};
 
&mac0 {
    clocks = <&scu PCLK_MAC1>, <&scu PLL_D2PLL>;
};
 
&mac1 {
    clocks = <&scu PCLK_MAC2>, <&scu PLL_D2PLL>;
};